masalah dengan file vcd

N

ne.me.sis

Guest
Halo.Ingin tahu cara umum (EDA atau alat) yang digunakan untuk memperkirakan daya untuk IC, baik digital dan analog.Bisa dilakukan untuk gated clock desain?Bagaimana keakuratan?Silakan berbagi pengalaman dan pikiran.Terima kasih.
Terakhir diedit oleh ne.me.sis pada tanggal 30 Mei 2006 5:06, edited 1 time in total

 
Saya menggunakan littler sedikit Astro Kereta Api untuk daya analisis, baik untuk tugas ini, tetapi saya menggunakannya hanya untuk analisa digital.Semua analog dilaksanakan sebagai bagian hard makro dengan model kuasa dan switching.

 
Gunakan gatelevel simulasi pada pos-P & R netlist.
Hasilnya sangat dekat dengan laboratorium data.

 
Hello Garbielhijo, Anda dapat mengembangkan lebih sedikit pada daya analisis dengan astro rel.Apakah masukan yang di ambil dan apa output?

Stevepre hello, how do you extract data dari kuasa Posting simulasi P & R?I
don't get you.

Sebenarnya, saya tidak pernah melakukan estimasi daya untuk chip sebelumnya, tetapi sekarang saya sedang mencari cara agar saya dapat memiliki lebih baik dari kuasa comsumption.Oleh karena itu, silakan bila Anda menjelaskan lebih dalam chip your comments / ideas.Terima kasih.

 
Menggunakan backend aliran akan memakan waktu yang lama lama.Tidak praktis.

Menggunakan daya RTL estimasi adalah cara menonaktifkan kenyataan.

Menggunakan gatelevel simulasi (R & P setelah pintu gerbang, sehingga jam pohon yang ada).
Pada dasarnya, aliran adalah: Anda menyiapkan gatelevel netlist, dapatkan SDF dari backend orang serta parasit informasi (yang tutup dan penghambat) file dari backend orang juga.

Opsi 1:
Menjalankan gatelevel simulasi dengan SDF, dump VCD ==> dengan baik ... ukuran VCD dengan mudah berjalan di luar 4G, sehingga Anda .... ada simulasi untuk mengontrol waktu dan positiion sangat baik.

Opsi 2: sama dengan pilihan 1, tapi FSDB dump file.Synopsys primepower dapat dibaca dalam streaming FSDB file dan menghitung daya.

Opsi 3: gatelevel menjalankan simulasi, namun untuk menghubungkan PLI dump Saif file, bukan VCD atau FSDB.

Menghitung daya baik dari salah satu di atas 3 pilihan dengan primepower.
tetapi dengan opsi 3, Anda tidak akan mendapatkan power-vs-waktu grafik.Tapi Anda mendapatkan lebih dari satu nomor Anda simulasi periode.But it's seakurat lain (lebih dari yang jangka waktu)

 
hai.
daya dapat diperkirakan dari kanan rtl memposting layout.as ukuran keripik penurunan ... jadi powr estimasi adalah awal dari rtl kanan.
ada theatretool utama untuk mendapatkan kekuasaan di tingkat rtl, kekuatan alat utama di netlist, ledakan astrorail & kereta api, redhawk di tingkat layout posting.
i redhawk digunakan untuk layout posting di kedua statis & dinamis ir drop analisis.
...
pandit

 
daya dapat diperkirakan dari sel beralih sehingga perancang mengetahui total sel normal dalam menilai beralih fungsi untuk memperkirakan semua transaksi sedang dalam jam naik atau jatuh maka kuasa untuk memutuskan lingkaran lebar.

 
hi pandit_vlsi

i am menarik dalam daya analisis alat RTL di tingkat,
apakah Anda ingin me tool yang khas
tersedia sekarang.

 
Setiap menjalankan kuasa dengan estimasi vcd file sebelum?Saya menerima peringatan jaring yang tidak tercakup oleh VCD file dan kesalahan, "Kesalahan: (read_vcd) Strip jalan tidak dapat dicocokkan di VCD file.

Yang saya lakukan adalah:
1) Dalam testbech,

awal
mulai
$ dumpfile ( "top.vcd");
$ dumpvar ( "0, atas");
akhir

2) Jalankan sim dan memperoleh top.vcd

3) Baca di gerbang netlist, vcd spef file dan file dalam kekuatan utama.

Sesuatu yang salah dengan langkah saya?Bagaimana cara memverifikasi jala yang ada di vcd file?

Pertanyaan lain adalah bagaimana klip waktu sehingga kami bisa mendapatkan vcd akurat untuk perhitungan daya?Melakukannya secara manual setelah mendapatkan vcd file atau ada cara lain untuk melakukannya?

Saya perhatikan bahwa file vcd dapat dengan mudah menjadi sangat besar.Bagaimana menangani dan mengelola file vcd?Saya membaca artikel di solvenet, di mana kita dapat bagi dua vcd file.Setiap orang telah mencoba sebelum?

Terima kasih.

 
jika menggunakan powertheater ur-gunakan pilihan dicampur daripada satu simulasi penuh.
Pada dasarnya alat mencari semua informasi dari jala beralih vcd file, jika ada yang tidak memberikan out wn kesalahan.If u menggunakan pilihan-diramu, ia akan melakukan probablistic perkiraan.

 
ne.me.sis wrote:

Setiap menjalankan kuasa dengan estimasi vcd file sebelum?
Saya menerima peringatan jaring yang tidak tercakup oleh VCD file dan kesalahan, "Kesalahan: (read_vcd) Strip jalan tidak dapat dicocokkan di VCD file.Yang saya lakukan adalah:

1) Dalam testbech,awal

mulai

$ dumpfile ( "top.vcd");

$ dumpvar ( "0, atas");

akhir2) Jalankan sim dan memperoleh top.vcd3) Baca di gerbang netlist, vcd spef file dan file dalam kekuatan utama.Sesuatu yang salah dengan langkah saya?
Bagaimana cara memverifikasi jala yang ada di vcd file?Pertanyaan lain adalah bagaimana klip waktu sehingga kami bisa mendapatkan vcd akurat untuk perhitungan daya?
Melakukannya secara manual setelah mendapatkan vcd file atau ada cara lain untuk melakukannya?Saya perhatikan bahwa file vcd dapat dengan mudah menjadi sangat besar.
Bagaimana menangani dan mengelola file vcd?
Saya membaca artikel di solvenet, di mana kita dapat bagi dua vcd file.
Setiap orang telah mencoba sebelum?Terima kasih.
 
Daripada menggunakan hanya read_vcd untuk membaca file dalam VCD, gunakan sebagai berikut:

read_vcd-modul strip_path <testbench name> / <dut contoh name> <vcd filename>

 
Hi all,
Power untuk perhitungan terdapat beberapa alat yang tersedia dan semua ini diperlukan berbagai jenis waveform kesedihan (batas VCD, Saif, dll)
PowerCompiler baik adalah alat untuk menghitung Power dan anda perlu menjalankan GLS (Biasanya Zero_Delay) untuk menguji performa dump yang Saif.Saif dan ini merupakan masukan ke PowerCompiler.

Terima kasih,
Paul -

 
Silakan kirim Astro Kereta Api Workshop Panduan jika telah ada?

Thanx

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top