Maksimum Jam Seq frekuensi sirkuit

A

asicganesh

Guest
1) Apakah mereka segala cara untuk meningkatkan frekuensi clock maksimum berurutan rangkaian?
Apakah hanya dengan memperkenalkan jam condong

2) Apa yang harus dilakukan jika salah satu post-sintesis frekuensi maksimum yang diharapkan tidak terpenuhi?
Apabila kami menemukan jalan paling lambat dan berusaha untuk mengoptimalkan mereka ..dalam kasus apa semua pengoptimalan?

 
1) Untuk meningkatkan frekuensi clock maksimum,
kita dapat mengurangi jalur data menunda atau meningkatkan jam condong,
memperbaiki penempatan dan routing sehingga penundaan bersih kurang,
rendah-vt menggunakan sel-sel untuk jalur kritis.
pindah ke teknologi lainnya jika Anda bebas untuk mengubah teknologi.(Ex: 90nm sampai 45 nm),

2) Periksa apakah pelanggaran yang nyata.
Identifikasi sel yang lemah dan mencoba untuk melakukan optimasi seperti penyangga penyisipan, ukuran sel, logika optimasi, pin bertukar, kloning.

 

Welcome to EDABoard.com

Sponsor

Back
Top