Logic pertanyaan partisi

[tariqbashir786]

Pertanyaannya adalah "Apakah ada kertas, buku dll yang menggambarkan timbal balik antara daerah, kekuasaan dan performa ketika anda memilih gaya logika yang berbeda untuk memetakan logika?"

misalnya logika tertentu dapat dipetakan ke gerbang cmos campuran yang mungkin termasuk AND, NAND, NOR, OR, INVERTER, XOR, dll Apa XNOR akan tradeoff jika saya memaksa logika untuk memetakan ke hanya NAND dan INVERTERS dan bagaimana mengevaluasinya secara akurat.

Kedua, adalah mungkin untuk membiarkan tingkat gerbang pemetaan seperti itu adalah ketika Anda mengubah struktur transistor yang mendasarinya.Mari saya beri contoh untuk menunjukkan perbedaan.

Katakanlah kita memiliki logika sederhana di tingkat gerbang seperti yang ditunjukkan di bawah ini

nand2 (net1, NET2, net3)
and2 (net3, net4, net5)
inv (net5, net6)
nor2 (net6, net7, net8)

Sekarang saya bisa mengimplementasikan logika ini di tingkat transisor setara dengan meletakkan struktur transistor nand2, and2, inv dan nor2
sebagai berikut (HSPICE sintaks)

. subckt inv di luar
* Bening di luar
m0 di Vdd Vdd PMOS l = 250e-9 w = 750e-9
m1 di 0 0 NMOS l = 250e-9 w = 375e-9
. berakhir inv. subckt nand2 n1 n2 dout
n1 Vdd m0 Vdd dout PMOS l = 250e-9 w = 500e-9
n2 Vdd m1 Vdd dout PMOS l = 250e-9 w = 500e-9
m2 n_i dout n2 l = 0 NMOS 250e-9 w = 500e-9
m3 n_i n1 0 0 NMOS l = 250e-9 w = 500e-9
. berakhir nand2

. subckt nor2 n1 n2 dout
n1 Vdd m0 Vdd int_1 PMOS l = 250e-9 w = 1500e-9
m1 Vdd dout n2 int_1 PMOS l = 250e-9 w = 1500e-9
m2 dout n2 0 0 NMOS l = 250e-9 w = 375e-9
m3 dout n1 0 0 NMOS l = 250e-9 w = 375e-9
. berakhir nor2

. subckt and2 n1 n2 dout
X1 n1 n2 keluar nand2
X2 keluar dout inv
. berakhir and2Sekarang di sini adalah pertanyaan, bagaimana saya mengevaluasi kelebihan jika saya memaksa struktur transistor hanya nand2 transistor structure.This berarti saya akan mengubah semua pintu-pintu gerbang ke 2-input nand gerbang di tingkat transistor dengan menggunakan hukum atau gelembung demorgans mendorong.Berikut adalah 2-input nand hanya pemetaan di atas gerbang.subckt nand2 n1 n2 dout
n1 Vdd m0 Vdd dout PMOS l = 250e-9 w = 500e-9
n2 Vdd m1 Vdd dout PMOS l = 250e-9 w = 500e-9
m2 n_i dout n2 l = 0 NMOS 250e-9 w = 500e-9
m3 n_i n1 0 0 NMOS l = 250e-9 w = 500e-9
. berakhir nand2. subckt inv dalam keluar / / sekarang menggunakan nand2
X786 di dalam keluar nand2
. berakhir invsubckt and2 n1 n2 dout / / sekarang menggunakan nand2
X1 n1 n2 keluar nand2
X2 keluar dout inv
. berakhir and2

subckt nor2 n1 n2 dout / / sekarang menggunakan nand2
X789 n1 n1_inv inv
X790 n2 n2_inv inv
X791 n1_inv n2_inv dout and2
. berakhir nor2Saya harap saya telah membuat pertanyaan yang jelas.Jika tidak silakan beritahu saya.

Saya juga ingin bertanya tentang efek partisi.Lets say Anda memiliki 4 - masukan DAN gerbang.Apa yang akan menjadi keuntungan jika i break it up 3 2-masukan dan gerbang yang saya dapat mematahkan ke 3 2-input gerbang NAND.Apakah ada metrik untuk mengukur pengorbanan.

Anda saran, pointer dan pikiran akan diakui.

 

[atena]

Untuk mengevaluasi tradeoff antara timming dan kekuatan dari 2 teknologi yang berbeda yang harus anda gunakan NanoSim (1).
tariqbashir786 wrote:

Apakah ada kertas, buku dll yang menggambarkan timbal balik antara daerah, kekuasaan dan performa ketika anda memilih gaya logika yang berbeda untuk memetakan logika?

 

[funzero]

itu semua tergantung pada desain Anda target.jika Anda ingin menemukan lebih banyak pada tingkat transistor optimasi dan tradeoff.Anda dapat mencari "trade off dalam desain analog".harapan untuk membantu!