lib netlist dan memeriksa

D

designer_ec

Guest
Hai,

Sebelum pelaksanaan blok penuh atau chip kita perlu memeriksa beberapa masukan yang diberikan dalam file.

Harap siapa saja menjelaskan rinci tentang pertanyaan di bawah ini.

1.What pemeriksaan yang kami lakukan di diberikan logis libs libs & fisik?Jelaskan rinci tentang pemeriksaan dan cara mereka menyelesaikan masalah mereka?

2.What pemeriksaan yang kami lakukan di netlist diberikan?Jelaskan rinci tentang pemeriksaan & cara mengatasi masalah itu?

3.What lainnya adalah pemeriksaan kita perlu lakukan?I mean apakah pemeriksaan kita perlu lakukan dalam i / p file?

 

Welcome to EDABoard.com

Sponsor

Back
Top