Jam uji persyaratan - DFT kompiler

[qjlsy]

Synopsys dokumen berkata,

Untuk memindai ujung-sensitif pergeseran gaya dalam fase campuran desain (posedge dan sensitif negedge mendaftarkan co-existing),

"Untuk pulsa positif, meningkatnya-tepi-memicu filp-flop pertama harus absen karena denyut nadi yang negatif, meningkatnya-tepi-memicu flip-flop harus absen dulu."

Mengapa aturan ini harus dipenuhi?Dan apa yang harus dilakukan untuk menjamin aturan ini?

Thanks a lot!

 

[dr_dft]

Jika saya memahami pertanyaan Anda benar, Anda menggambarkan persyaratan pencampuran posedge dan negedge sandal jepit ke scan sama rantai.Cara ATPG bekerja, apakah itu menegaskan pemindaian masukan, pulsa jam scan.Jadi, jika Anda memindai jam adalah pulsa positif (0 -> 1 -> 0), meningkatnya tepi terjadi sebelum jatuh tepi.Dalam hal ini, Anda perlu posedge sandal jepit untuk berada di ujung rantai scan, dan negedge di kepala rantai seperti ini:

scan-in -> NFF1 -> NFF2 -> ...-> NFFn -> PFF1 -> PFF2 -> ..-> PFFm -> scan-out

Jika Anda membalik urutan (posedge sebelum negedge), Anda akan menemukan bahwa pada batas, posedge terakhir dan yang pertama negedge sandal jepit alway akan bergeser memiliki nilai sama.

Let me know jika hal ini tidak jelas.Aku bisa menjelaskan lebih jauh jika Anda inginkan.

 

[sepakbola]

Anda dapat menjelaskan pertanyaan Anda lebih detail?

 

[qjlsy]

Hi, dr_dft, aku butuh lebih.

-------------------------------------------------- --------------------------------------------
scan-in -> NFF1 -> NFF2 -> ...-> NFFn -> PFF1 -> PFF2 -> ..-> PFFm -> scan-out

Jika Anda membalik urutan (posedge sebelum negedge), Anda akan menemukan bahwa pada batas, posedge terakhir dan yang pertama negedge sandal jepit alway akan bergeser memiliki nilai sama.
-------------------------------------------------- --------------------------------------------

1.Jangan bukan NFFs 'posisi dan PFFs' posisi menentukan oleh fungsi rangkaian?NFFs dan hanya PFFs penggantian scanable non-register di sirkuit.Jadi bisa kita memodifikasi path dari input ke output pin pin?

Apakah jalan yang tidak dapat memindai tidak mengikuti jalan fungsional asli?Lalu apa yang harus dilakukan dalam sintesis DFT sehingga rantai scan dapat memenuhi pengecualian, misalnya, scan-in -> NFF1 -> NFF2 -> ...-> NFFn -> PFF1 -> PFF2 -> ..-> PFFm -> scan-out

2.Ya, untuk pulsa positif, kemudian PFFs pertama NFFs terakhir, urutan ini akan mendapatkan pergeseran nilai yang sama jika tidak ada awan logika sisir lain antara 2 sandal jepit.

Tetapi dapat ok.Itu yang saya inginkan.

Satu pluse, 2 register memiliki masukan yang sama.Jika tidak ada jam condong terjadi dan waktu is ok, kenapa tidak?Output juga dapat diukur dan dibandingkan dengan nilai yang diharapkan.

Jika ada logika sisir awan di tengah, 2 sandal jepit mungkin juga pergeseran nilai yang berbeda masuk

Semua dalam semua, saya pikir tidak masalah untuk mengambil segala macam rangkaian flip-flop.Untuk tujuan pengujian.

Bisakah Anda memberi saya lebih banyak membantu?Thanks a lot!

 

[dr_dft]

qjlsy,

Saya perlu untuk menarik lebih banyak tokoh untuk menjelaskan hal ini.Berikan saya beberapa waktu untuk melakukan hal ini sebelum aku kembali kepada Anda.

 

[dr_dft]

qjlsy wrote:1.
Jangan bukan NFFs 'posisi dan PFFs' posisi menentukan oleh fungsi rangkaian?
NFFs dan hanya PFFs penggantian scanable non-register di sirkuit.
Jadi bisa kita memodifikasi path dari input ke output pin pin?