Jam Ketidakpastian / Skew

A

arjun1110

Guest
Hi, Dapatkah saya menggunakan perintah di bawah ini untuk menerapkan miring di STA layout posting? akan menghormati STA nilai-nilai ini? karena pada jam pasca tata letak STA akan disebarkan (miring akan dihitung tergantung pada parasitics). set_clock_uncertainty-setup 100-jam [get_ports CLKA] set_clock_uncertainty-terus 50-clcok [get_ports CLKA] Salam.
 
ya, Anda dapat menambahkan kendala dalam STA layout posting. Hanya jam miring akan dihitung oleh jam disebarkan dan untuk jitter jam, kita dapat menambahkan penundaan kecil pada ketidakpastian agar sesuai dengan jam real yang akan dihasilkan dari sirkuit jam generasi.
 
Hi dcreddy, Terima kasih untuk balasan cepat Anda. Kemudian angka-angka ini akan dianggap sebagai suatu jitter? Jika ya, maka apa tujuan dari perintah di bawah ini. set_clock_latency-source 100-an [get_clocks CLKA] set_clock_latency-source 50-an [get_clocks CLKA] Saya pikir perintah di atas digunakan menerapkan jitter di sumber jam. Benar saya Jika saya salah. Salam
 
Tidak, perintah di atas ('set_clock_latecy') meniru penundaan jam pohon BERSIH (Min / Max..), Dan BUKAN jitter.
 
Hi Roli, saya akan melalui salah satu presentasi synopsys pada STA yang saya telah terpasang. Silahkan akan menjelaskan pada saya menentukan jitter benar dengan set_clock_uncertainty atau dengan set_clock_latency-sumber -late/early Salam,
 
Hi arjun, The set_clock_latency dengan awal / akhir dapat digunakan untuk margining jitter (seperti yang ditunjukkan di doc Anda terpasang), tapi saya akan menjaga perintah ini untuk variasi jam pohon hanya sebagai Roli disebutkan. Alasannya adalah bahwa ketika Anda berpindah dari ideal untuk diperbanyak jam, perintah ini akan hilang dan Anda akan perlu untuk menjelaskan jitter cara lain. Yang terbaik untuk tetap CTS baik pra dan pasca konsisten. Set_clock_uncertainty akan diterapkan CTS baik pra dan pasca yang sama. Satu masalah dengan menggunakan ini untuk menerapkan jitter adalah bahwa multi-siklus jalur tidak akan diperhitungkan dengan benar. Katakanlah jitter frekuensi Anda dapat mempercepat jam Anda dengan 100ps, dan Anda timeout jalur multi-siklus 4, set_clock_uncertainty hanya akan memberikan 100ps margin ketika Anda benar-benar membutuhkan 400ps. Cara lain untuk menjelaskan jitter frekuensi adalah meningkatkan frekuensi clock Anda. Ini akan memperbaiki masalah multi-path siklus sebagai margin yang ditambahkan kemudian akankah 400ps benar. Metode frekuensi peningkatan bekerja untuk jitter frekuensi tetapi tidak memperhitungkan 1/2 siklus jitter. Jika desain Anda memiliki banyak 1/2 jalur sepeda Anda juga dapat menggunakan set_clock_uncertainty dengan naik / turun pilihan untuk memperhitungkan siklus 1/2 jitter.
 
Hi Shelby, Di doc yang sama disebutkan bahwa set_clock_uncertainty digunakan untuk menerapkan miring. Jadi saya pikir bahwa ketika kita bergerak dari Idel untuk diperbanyak jam, perintah ini akan hilang dan set_clock_latency dapat digunakan untuk menjelaskan jitter Tapi sekarang aku mengerti dengan penjelasan Anda. Terima kasih banyak kepada semua yang berkontribusi pada diskusi ini. Salam,
 
Hi Shelby, aku punya satu pertanyaan lebih lanjut tentang ini. Ketika Anda berkata dalam balasan sebelumnya, ketika kita bergerak dari ideal untuk dihitung (atau jam disebarkan) perintah set_clock_latency hilang tapi saya menentukan jitter dengan switch-sumber (jitter dalam jam sumber itu sendiri) dan dari jitter pemahaman saya masih akan hadir bahkan setelah clcok disebarkan. mohon perbaiki saya jika saya salah. Salam,
 

Welcome to EDABoard.com

Sponsor

Back
Top