Jam divisi - analog menggunakan logika, logika di jalan jam

[sharanbr]

Hai,

Aku punya beberapa pertanyaan menyangkut jam

1) mengapa perlu yang satu menggunakan logika analog seperti PLL untuk melakukan pembagian jam kalau itu bisa dilakukan hanya menggunakan jepit

2) mengapa teknologi FPGA melarang logika di jalan jam misalnya untuk gerbang, jam

Salam,

 

[Digital-L0gik]

PLLs adalah sinyal campuran desain mewah.Mereka memungkinkan Anda untuk membagi turun jam bersih.Oleh bersih saya maksud dengan jam minimal condong pada output jam.Flip Flops tidak memiliki sirkuit ekstra untuk membersihkan output.Oleh karena itu, jika memungkinkan gunakan plls.

Menambahkan jam Gating condong.

 

[sharanbr]

Benar bahwa gerbang jam skews menambahkan.Tapi itu juga terjadi di ASIC.Namun isu tampaknya lebih dari itu dalam kasus yang FPGAs karena saya telah melihat rekomendasi tidak menggunakan jam berpagar.

Salam,

 

[Digital-L0gik]

Saya yang lain akan menebak bahwa dalam Asics, Anda memiliki kemampuan untuk menambah jam lebih canggih pohon dan jadi apapun condong pada jam gating dapat diabaikan.

 

[fpga_asic_designer]

setidaknya ada dua alasan mengapa gerbang harus dicegah sepanjang pohon jam dari ujung depan netlist:
1.terlalu banyak gerbang pada garis jam biasanya akan mengacaukan siklus
2.CTS gerbang akan menyulitkan prosedur.

Hal ini memungkinkan untuk menambah atau muxes dan inverter xor jam sebelum pohon, dan selama CTS untuk menambahkan INV atau BUF, dan selama sintesis untuk menambahkan jam gating logika, tapi sebaliknya, garis jam harus sebersih mungkin.

 

[kDaniu]

sharanbr wrote:

1) mengapa perlu yang satu menggunakan logika analog seperti PLL untuk melakukan pembagian jam kalau itu bisa dilakukan hanya menggunakan jepit

 

[sameer_dlh25]

1.Dapatkah Anda mengalikan jam dengan logika digital?PLL bisa melakukannya.
2.Jam keluar dari Flop dapat bekerja pada frekuensi yang lebih rendah.Untuk frekuensi yang lebih tinggi> 50 MHZ flop didasarkan pembagi akan mengacaukan siklus clock banyak.

 

[kDaniu]

sameer_dlh25 wrote:

1.
Dapatkah Anda mengalikan jam dengan logika digital?
PLL bisa melakukannya.