Jam dan pemulihan data sirkuit

[xwcwc1234]

Hi all,
Aku perlu merancang jam 10MHz dan pemulihan data sirkuit.Setiap orang memiliki beberapa ide mengenai hal ini (termasuk detektor fasa, VCO dan lain-lain)?

 

[lianming1]

mungkin Anda bisa melihat buku oleh Razavi

 

[xwcwc1234]

Ya, saya sudah membaca buku Razivi mengenai hal ini.Tapi, selama hampir CDR sirkuit, tidak ada frekuensi pengambilan detektor memiliki luas jangkauan.Itu masalahnya.VCO saya selalu memiliki variasi besar dalam proses variasi dan tegangan, temperatur dll

 

[sutapanaki]

Data yang masuk Anda telah clock pada akhir pemancar dengan frekuensi tertentu yang perlu anda ketahui sekitar - katakan 10MHz.Mengapa tidak mengunci pertama VCO jam biasa dari 10MHz menggunakan PFD, pompa dll biaya seperti PLL, dan setelah dikunci kemudian beralih ke sebuah detektor fasa menerima data nyata Anda dan lakukan pemulihan.Dengan cara ini Anda sudah VCO berosilasi pada frekuensi dekat dengan benar dan yang perlu anda lakukan adalah menangkap fase sehubungan dengan data.

 

[xwcwc1234]

Sayangnya, rangkaian saya tidak memiliki referensi PLL auxiluary masukan, sehingga saya tidak bisa mengunci VCO ke frekuensi yang dikenal.Aku sedang mencari sebuah rangkaian yang dapat digunakan sebagai PFD dalam CDR.Itu yang saya inginkan.

 

[sutapanaki]

Maka Anda harus mungkin tahu bahwa data (misalnya NRZ) tidak mengandung enrgy pada frekuensi clock dan sangat sulit untuk menggunakan PFD somethink seperti untuk mengunci untuk sesuatu yang tidak ada di sana.Pernahkah Anda berpikir tentang melakukan deteksi tepi untuk menciptakan energi pada frekuensi clock?

 

[andy1]

Dapatkah Anda menjelaskan lebih rinci jenis sinyal input format (NRZ, manchester ...).Bukan saja untuk mengunci jam untuk oscilator lokal, Anda harus mengunci ke sinyal incomming juga.Ini bisa rumit.Saya percaya ada IC yang digunakan dalam aplikasi LAN ethernet dan dapat Anda gunakan.

Silahkan lihat file terlampir untuk beberapa ide dasar.
Maaf, tapi Anda harus login untuk melihat lampiran

 

[aicer]

i guess arsitektur anda adalah Dual-Loop tanpa referensi sinyal clock ... anda harus PD FD cps LPF & VCO fase Linear PD .. cocok untuk desain Anda.Tidak apa-apa untuk data rate 10MHz, semua keterampilan desain Anda dapat memeriksa analisis loop papers.The dekat bagian PD mirip dengan PLL, salah satu bagian FD untuk memeriksa frekuensi rotasi detector.Remember, yang perlu untuk menghasilkan VCO multi-fase (0 90 180 270 atau 0 45 90 ... etc) karena FD menyarankan requirements.I makalah tentang bagian FD for u "A 3,125-Gb / s Clock dan Data Circuit untuk Pemulihan 10-Gbase -LX4 Ethernet "(penulis: Shen-Iuan Liu et al.)

 

[CDRCDR]

Saya sarankan Potbaker's PFD untuk Anda gunakan, di mana DFFs bermata dua digunakan untuk membangun tahap deteksi, lalu dua fasa detecor (I / Q) membangun PFD.It tidak perlu referensi jam

 

[andy1]

Aku masih berpikir istilah "jam pemulihan" sedikit menyesatkan karena, setidaknya di sebagian besar pelaksanaannya, ada alway jam lokal sehingga tidak perlu "untuk memulihkan jam" dari mana saja.

Apa yang biasanya terjadi adalah bahwa sudah ada kebutuhan jam lokal untuk menyelaraskan dengan fase ke imcomming data.Jam lokal ini biasanya berasal dari osilator lokal.

Istilah "jam kesejajaran" lebih deskriptif.

 

[aicer]

memang, seperti biasanya andy1 saying.There jam referensi dalam banyak CDR design.reference jam dapat meningkatkan waktu akuisisi dan desain sirkuit banyak easier.In tesis saya, saya merancang CDR dengan referenceless jam.saya bertemu dengan banyak masalah yang tidak akan ada dalam CDR dengan referensi clock.So ... mungkin u harus mengubah topologi Anda jika Anda dapat atau seseorang izin.