integer-N PLL mengunci - silakan panduan untuk debug

D

dinesh agarwal

Guest
PLL saya dirancang untuk 2,475 GHZ telah dikunci untuk 2.485Ghz

ref frekuensi 5HHZ dan membagi rasio 495.

silakan panduan untuk debug

 
Ini sepertinya sebuah kesalahan pemrograman (LSB mungkin salah dimuat) ..

 
kontrol rasio bit diperiksa dan menyediakan rasio dengan benar 495

kemungkinan lain

 
dinesh agarwal wrote:

PLL saya dirancang untuk 2,475 GHZ telah dikunci untuk 2.485Ghzref frekuensi 5HHZ dan membagi rasio 495.silakan panduan untuk debug
 
1st, adalah benar-benar terkunci?yaitu.jika Anda mengubah frekuensi referensi sedikit, apakah perubahan frekuensi VCO PERSIS seberapa jauh mengatakan matematika seharusnya?

Hal ini sering kasus bahwa chip PLL perlu diprogram dalam cara yang aneh.Kadang-kadang nomor N benar-benar N 1, atau sesuatu seperti itu.Baca lembar data dengan hati-hati.Jika ada vendor perangkat lunak yang disediakan, program perangkat lunak tersebut dan melihat apa yang IT memberitahu Anda register harus dibaca sebagai.

Kaya
www.MaguffinMicrowave.com

 
AdvaRes wrote:Hi dinesh agarwal,Aku sedang menghadapi masalah yang sama dengan PLL.
Saya tidak yakin tentang hal itu tapi saya berpikir bahwa masalah ini berkaitan dengan tuduhan kebocoran di pompa dan filter.Bahkan beranggapan bahwa PLL Anda menghasilkan sinyal umpan balik UP dari CP dan menghasilkan sinyal Referensi sinyal Down.
Ketika PLL terkunci, biaya rata-rata dan melepaskan adalah nol.
Jadi, mengingat kebocoran di CP, yang Vtune VCO akan berkurang.
Jadi sinyal umpan balik harus sedikit lebih tinggi di frekuensi dalam rangka untuk mengkompensasi hilangnya kebocoran.Apakah ada yang setuju dengan saya?
 
saro_k_82 wrote:No ..
Tidak ada jumlah kebocoran dapat membuat kesalahan ini.
Hal ini dapat terwujud hanya sebagai pnoise memacu dalam spektrum.

Harus hanya menjadi kasus salah mengartikan faktor pemisahan
 
TSPC dirancang tanpa inverter umpan balik akan memiliki batas frekuensi min.Lebih jadi untuk jepit dirancang untuk bekerja di 10GHz dapat gagal di 500MHz dalam kasus-kasus ekstrim.<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Senyum" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Senyum" border="0" />Hanya saja aku tidak dapat menemukan kesalahan lain ....

 
Jika program Anda rasio pembagi 490 yang akan memberikan Anda "normal" 2450MHz, dan juga VCO meningkat frekuensi 5MHz dengan pemrograman ini, seseorang dapat mengatakan bahwa pemrograman bekerja dengan baik ...
Cobalah verifikasi ini, kemudian kita bahas ..

 
Thers solusi lain untuk memperbaiki bug ini seperti menggunakan tegangan offset ke Vtune VCO.

BigBoss wrote:

Jika program Anda rasio pembagi 490 yang akan memberikan Anda "normal" 2450MHz, dan juga VCO meningkat frekuensi 5MHz dengan pemrograman ini, seseorang dapat mengatakan bahwa pemrograman bekerja dengan baik ...

Cobalah verifikasi ini, kemudian kita bahas ..
 
Mungkin Anda tidak aktif Fref (Extra Dewan Kapasitansi).
Apakah Fref = 5.02MHz.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top