Implementasi di FPGA

[subraml]

hai
i wanna menulis kode Verilog untuk perkalian array (3x3 dengan 3x3 dan 1x3 dengan 3x3) tanpa pengali penambah hanya dengan menggunakan logika

matriks memiliki beberapa nilai negatif juga.nilai matriks kurang dari satu-satunya
Siapa pun bisa mengatakan padaku bagaimana kita dapat melakukan implementasi hardware arry ini perkalian

 

[adap]

Anda bisa melihat-lihat di link berikut contoh yang memiliki pengganda:
http://www.csee.umbc.edu/help/VHDL/samples/samples.html

Anda juga dapat merujuk kepada Komputer Arithmetic buku yang memiliki berbagai perkalian algoritma.

Ada juga situs lain:
http://www.eecs.lehigh.edu/ ~ caar / toolspg.html
yang memiliki alat-alat yang menghasilkan pengganda tetapi mereka tersedia atas permintaan.

 

[cedance]

ok, i guess ur masalah s upaya pelaksanaannya ke hardware.jika u memiliki kit FPGA statis, lalu menyelesaikan kode dalam VHDL atau Verilog, menemukan kalau mereka bisa disintesis dan kemudian menggunakan Webpack (Xilinx berbasis FPGAs) untuk mendapatkan mereka didownload ke prosesor ...i think bisa dilakukan dalam satu minggu waktu jika u adalah pemula.

/ cedance

 

[nj_jack]

Anda dapat merujuk ke perpustakaan atau IP inti.