I / O standar dalam FPGA

[davyzhu]

Halo semua,

Dimana untuk menemukan I / O standar umum seperti daftar includeing yang LVPECL, CML, HSTL / SSTL, LVCMOS / TTL?

Bagaimana mereka akan didukung oleh FPGA?

Salam,

Davy Zhu

 

[echo47]

Pertanyaan Anda kurang jelas.

FPGA lembar data yang memberitahu Anda yang I / O standar perangkat mendukung.

Atau Anda ingin mempelajari perbedaan antara LVCMOS, HSTL, etc?That's not really an FPGA pertanyaan.

Atau apakah Anda ingin belajar bagaimana FPGA produsen yang berbeda dilaksanakan semua I / O standar dalam FPGA silicon?

 

[edavio]

membaca artikel ini
menggunakan IO dipilih dari xilinx aplikasi catatan
http://www.xilinx.com/bvdocs/appnotes/xapp133.pdf

 

[Big Boy]

Umumnya, Anda tidak perlu khawatir tentang semua eksotik IO standar.Apa yang anda lakukan adalah yang pertama kali dimulai dengan perangkat yang terhubung ke FPGA, dan mereka akan menetapkan standar IO mereka (yang biasanya tetap).Kemudian, anda mengambil yang IO standar di FPGA cocok untuk perangkat.

Yang paling umum adalah TTL dan CMOS.Dalam hal ini, adalah merupakan LVTTL dan LVCMOS (sejak IO adalah max 3.3V).Misalnya, jika Anda menggunakan flash memori, yang bekerja dengan 2.5V LVCMOS standar, mereka yang Anda pilih dalam FPGA.

LVTTL lebih umum untuk keripik tua, tetapi juga ketika komunikasi terlibat (melalui kabel misalnya).

LVCMOS mungkin yang paling umum.CMOS membedakan terutama oleh tegangan yang menentukan tingkat'0 'atau'1', dan output daya.

PCI adalah, tentu saja, untuk bus PCI standar.

Ada beberapa standar yang berbeda-beda tha, seperti LVDS, dimana dua kabel digunakan, salah satu kebalikan dari yang lain (baik di dua baris memiliki nilai'0 'dan'1' atau'1 'dan'0').Tegangan tingkat lebih rendah, dan sering digunakan dalam telekomunikasi (misalnya, untuk lulus LVDS link 622Mbps STS12 sinyal).

 

[menunda]

Tidak ada standar umum tentang TTL atau logika keluarga.Pada umumnya apa yang disepakati oleh industri.Tetapi bila Anda menggunakan chip yang mendukung beberapa I / O, Anda perlu memeriksa data sheet tepat untuk tegangan tinggi dan saat berkendara, karena apa yang dianggap tidak peduli anda dapat menemukan spec dangkal.pada standar tertentu.Jadi, misalnya, tingkat TTL dapat bervariasi di MV dari produsen ke produsen.Untuk standar baru seperti GTLP oleh Xerox, dengan standarisasi badan atau kelompok perusahaan yang melakukan standar nilai tetapi mungkin menerbitkan lagi bila Anda menggunakannya OEM harus dirujuk untuk akhir kata.

Adapun FPGA I / O tinggi, umumnya pengguna khawatir dengan digital bagian dari perangkat yang sangat penting bagi program yang clb logika dan blok.Kami memandang FPGA sebagai perangkat digital, namun, terdapat fungsi yang lainnya yang tidak melebihi kemampuan desain digital seperti Tahap MEM loops dan saat berkendara tertentu untuk I / O tingkat.Fungsi ini adalah analog di alam dan desain pada umumnya dipelihara dari pengguna dalam perangkat data sheet tapi Anda selalu dapat ping OEM agar Anda menjelaskan bagaimana mereka mendukung misalnya GTL, PECL dan HCMOS pada pin yang sama.

 

[jay_ec_engg]

Saat ini sedang memberikan FPGAs banyak antarmuka ....
spartan-3 memberikan GTL, HSTL, LVCMOS, LVTTL, PCI, SSTL, LDT, LVDS, RSDS, LVPECL .....memilih ur peripharl per ur wish .......
if u harus memilih perticular peripharal maka lebih baik untuk memilih FPGA yang mendukung tingkat tegangan ....@ ltera juga di ...acex dapat supoort 2.5,3.3 dan 5.
Umum yang ada saat ini .... FPGAs mereka IO bank di salah satu bank yang dapat bekerja pada 2,5 yang bisa bekerja di 1.8 (dengan menetapkan VCCIO sesuai)

 

[kuasa-twq]

silakan lihat xilinx vertex II
dari seri chip untuk datasheet

gambaran ini standar.

www.xilinx.com

salamdavyzhu wrote:

Halo semua,Dimana untuk menemukan I / O standar umum seperti daftar includeing yang LVPECL, CML, HSTL / SSTL, LVCMOS / TTL?Bagaimana mereka akan didukung oleh FPGA?Salam,Davy Zhu

 

[freeinthewind]

u can link di situs @ ltera, men-download datasheet produksi.IOB bab yang mungkin akan berguna bagi Anda.