hspice SRAM netlist

[bvp_dir]

Halo semua

Aku akan desain SRAM 6T bisa mendapatkan hspice netlistTerima kasih

 

[despindola]

Netlist ini saya gunakan untuk mensimulasikan sel (0.35u) dalam tiga mode (menulis-terus-baca) di transien:

Sel SRAM 6T
. termasuk modn.mod
. termasuk modp.mod

* sumber
** pasokan
Vdd 1 0 dc 0,4

** kontrol akses
0 nadi vwl wl (0 0,4 2m 100u 100u 2m 8m)

** data
vbl BL1 0 dc 0,4
vblr BLR1 0 nadi (0 0,4 5m 100u 100u 15m 1)

** kontrol
vr_w r_w 0 nadi (0 0,4 0 1U 1U 10m 1)

* perangkat
** switch
VCR BL GBL BL1 PWL (1) r_w, 0 0,1 E20 1m, 1e-20
VCR BLR GBLR BLR1 PWL (1) r_w, 0 0,1 E20 1m, 1e-20

** mos transistor - latch
m1 Q QR 0 0 modn w = 1U l = 0.35u
m2 Q QR 1 1 modp w = 1U l = 0.35u
m3 QR Q 0 0 modn w = 1U l = 0.35u
QR m4 Q 1 1 modp w = 1U l = 0.35u

** mos transistor - akses data
BL m5 wl Q 0 modn w = 10u l = 0.35u
QR m6 wl modn BLR w = 10u l = 0.35u

* analisis
. tran 1U 15m 0
. opsi post
. akhir

Anda dapat mengubah model tansistors mos