Histogram desain perhitungan modul Verilog

[saima_a]

Hai
Saya ingin menerapkan pengolahan gambar algo di Verilog.i menulis sebuah desain modul untuk perhitungan histogram di Verilog.Memiliki dua output terdaftar 'nout' dan 'x'.nout adalah no.of piksel dalam sebuah bin (kisaran skala abu-abu) dan x adalah pusat dari masing-masing bin.nout dan x masing-masing memiliki 10 unsur, masing-masing nout elemen 12 bit dan x dari 8 bit.i menyatakan mereka sebagai berikut:

modul myimhist (nout, x, y, NBIN);

Parameter length_nout = 12; / / panjang nout
Parameter length_xxy = 8; / / panjang x
Parameter length_nbin = 4; / / panjang NBIN
Parameter kedalaman = 10;

output [length_nout-1: 0] nout [0: kedalaman-1]; / / output
output [length_xxy-1: 0] x [0: kedalaman-1]; / / output

input [length_xxy-1: 0] y; / / input piksel dari 8-bit
input [length_nbin-1: 0] NBIN; / / input jumlah sampah

tapi ketika dijalankan di modelsim, hal itu memberikan kesalahan sintaks untuk disebutkan di atas 2 output.ada yang bisa mengatakan padaku bagaimana melakukannya????Plz menjawab dengan detil dan secepat mungkin.

 

[FvM]

Structurized jenis data, misalnya array tidak didukung dalam modul Verilog untuk port.
Anda dapat melakukan ini dalam Sistem VHDL atau Verilog.Verilog standar Anda harus menggunakan sedikit setara satu dimensi vecrors.