8
8k-rom
Guest
Dalam rangkaian ini, saya ingin mendapatkan Y = 0 ketika DI = 1 & CLK = 1.
CLK sebuah pulsa dengan PW = 20ns,
Pada awalnya, sinyal DI rendah (DI = 0), dan Y = 1, sehingga M1 M2 off, M3 ~ M6 on.
Ketika sinyal DI mengkonversi ke tinggi (1), dan Y = 0, maka pada M1 M2, M3 ~ M6 off.Dalam kasus ini, DI dan CLK diputus, dan terminal input nand yang tinggi, sehingga Y = 0.Tapi setelah simulasi oleh hspice, hasilnya sama sekali tidak sempurna ..
Aku tidak tahu mengapa?yang dapat memberikan beberapa tips??
CLK sebuah pulsa dengan PW = 20ns,
Pada awalnya, sinyal DI rendah (DI = 0), dan Y = 1, sehingga M1 M2 off, M3 ~ M6 on.
Ketika sinyal DI mengkonversi ke tinggi (1), dan Y = 0, maka pada M1 M2, M3 ~ M6 off.Dalam kasus ini, DI dan CLK diputus, dan terminal input nand yang tinggi, sehingga Y = 0.Tapi setelah simulasi oleh hspice, hasilnya sama sekali tidak sempurna ..
Aku tidak tahu mengapa?yang dapat memberikan beberapa tips??