Encrypted Desain File

[PowerEDA2003]

Dimungkinkan untuk mengenkripsi file desain HDL untuk simulasi fungsional.Bagaimana saya bisa protrct desain saya selama sintesis?Saya ingin memberikan pelanggan sebuah file, yang isinya synthesizable tetapi ini tidak dapat dilihat!Bagaimana saya bisa melakukannya?

Any help?

 

[mariaR]

Ini pertanyaan yang menarik!Aku belum pernah dengar alat tersebut.Ada yang tahu?

 

[ejean]

DesinWare dapat menghasilkan BLOK IP dalam format terenkripsi.Jika Anda ingin menyediakan kode sumber Anda dalam format terenkripsi, Anda dapat memilih basis pra-compiler HDL simulator, perangkat lunak ini dapat mengkompilasi kode HDL asli untuk itu "pribumi-code".Modelsim, VCS, NC-Verilog, SpeedSim, dll dapat melakukan pekerjaan ini.

 

[firendchn]

ejean,
memberikan contoh pls!