Encoder> PWM (dalam VHDL)

[PWM_encoder]

Hi!
Saya tidak memiliki latar belakang VHDL / FPGA sampai bulan lalu ketika saya mulai belajar sendiri karena ada kontes desain di sekolah kami.
Bagian dari kontes adalah merancang PWM Encoder memiliki 8 bit input dari Decoder ADPCM dan Encoder PWM adalah sebuah makan dengan PCM.
Output dari PWM Encoder juga 8 bit.
Saya temui program dalam bersih untuk Encoder PWM dan saya tak bisa memahami apa yang sebagian besar adalah tentang, yang bagian-bagian sesuai spesifikasi saya dan semua yang ...
bisa seseorang membantu saya silahkan?Quote:

PWM entitas

Port (CLK: di std_logic;

PWM_in: di std_logic_vector (7 downto 0): = "00000000";

PWM_out: std_logic keluar);

PWM akhir;arsitektur PWM_arch dari PWM adalah

sinyal PWM_Accumulator: std_logic_vector (8 downto 0);

mulai

proses (CLK, PWM_in)

mulai

jika rising_edge (CLK) kemudian

PWM_Accumulator <= ("0" & PWM_Accumulator (7 downto 0)) ("0" & PWM_in);

akhir jika;

proses akhir;

PWM_out <PWM_Accumulator = (8);

PWM_arch akhir;