dua fasa mendaftar jam Verilog

[Sadegh.j]

Hi Saya mencoba untuk merancang dua fasa clocking mendaftar di Verilog, register banyak nilai dan kemudian harus tahan selamanya.

Bagaimana saya dapat melakukannya?

Terima kasih