DFT pertanyaan wawancara - terus, sambil menjalankan ATPG TDL's

W

watsonsam4

Guest
Hai,
Saya tertarik untuk mengetahui bagaimana Anda tahu apakah pelanggaran adalah karena setup atau terus, sambil menjalankan ATPG TDL's (pola).
Saya duga adalah bahwa jika Anda mendapatkan ketidaksesuaian seperti simulasi 1 bukannya 0 atau 0, bukan 1 adalah setup dan terus's umumnya bermanifestasi sebagai X's.Silakan melalui beberapa pemahaman tentang topik ini.

 

Welcome to EDABoard.com

Sponsor

Back
Top