Desain tantangan di bawah tegangan suplai rendah

[eexuke]

Dear all,
Untuk desain 0.18um dengan standar 1.8V tegangan suplai, dan dengan jauh lebih dari cukup waktu margin, saya ingin menurunkan menurunkan suplai tegangan untuk mengurangi kekuasaan.Sebagai contoh, jika saya menurunkan tegangan suplai menjadi 0,9 ~ 1V, apa yang harus saya perhatikan selama saya desain fisik?Saat ini saya pikir drop IR mungkin merupakan isu kritis, apakah Anda memiliki pertimbangan lain?
Many thanks!

 

[linuxluo]

hai,
Aku melakukan desain digital.
jadi pertama-tama Anda harus memastikan dukungan lib Anda tegangan tersebut.
dan untuk 0.18um, tegangan becoz Margine Anda adalah mempersingkat dari 1,8 ke 1.0v, jadi SI seriousely efek harus dirawat.