B
bravo_echo_11
Guest
Halo,
Aku baru saja mendapat pertanyaan aneh:
Apakah mungkin untuk memiliki desain yang lengkap terjemahan antara Mentor Arus dan Arus cadence?Saya secara khusus desain maksud dengan lengkap segala sesuatu: skema, tata letak, simulasi skrip, kode VHDL, sel, ...hanya semuanya ...
Aku tahu ada beberapa format standar untuk Layouts dan skematis yang dapat diterima dan dihasilkan oleh kedua alat, tapi saya bertanya tentang desain lengkap (banyak skema, layout ...).
Saya ingin juga tahu, jika terjemahan akan lossless.Maksud saya tanpa kehilangan informasi?Akan setiap detail dilestarikan atau tidak?
Terima kasih banyak untuk waktu Anda.
bravo_echo_11
Aku baru saja mendapat pertanyaan aneh:
Apakah mungkin untuk memiliki desain yang lengkap terjemahan antara Mentor Arus dan Arus cadence?Saya secara khusus desain maksud dengan lengkap segala sesuatu: skema, tata letak, simulasi skrip, kode VHDL, sel, ...hanya semuanya ...
Aku tahu ada beberapa format standar untuk Layouts dan skematis yang dapat diterima dan dihasilkan oleh kedua alat, tapi saya bertanya tentang desain lengkap (banyak skema, layout ...).
Saya ingin juga tahu, jika terjemahan akan lossless.Maksud saya tanpa kehilangan informasi?Akan setiap detail dilestarikan atau tidak?
Terima kasih banyak untuk waktu Anda.
bravo_echo_11