Desain CMOS osilator relaksasi ...

[haribabu]

Hi ...
Saya merancang osilator relaksasi cmos tersambung ke kristal.Rangkaian saya terlihat seperti ini ..<img src="http://images.elektroda.net/14_1261473078_thumb.jpg" border="0" alt="CMOS relaxation oscillator Design ..." title="CMOS osilator relaksasi Desain ..."/> Menghubungkan kristal bekerja dengan 50MHz resonansi freq di antara dua output.Masalahnya adalah, tidak ada osilasi diproduksi sama sekali. Rangkaian semakin terkunci. Aku mengukur hambatan pada 50MHz negatif yaitu sekitar 5x kali osilator resistansi.Masih i am tidak terlihat osilasi.Can anyone membantu saya dalam memahami konsep dan membantu saya dalam merancang osilator ini.

Terima kasih
Hari.

 

[dick_freebird]

Yang tidak tampak seperti osilator relaksasi bagiku.Itu DC
latch-rawan terutama jika Anda resistansi beban relatif tinggi
ke set-arus.Sumber arus harus saya percaya
akan sangat tinggi impedansi efektif.

Saya pikir Anda harus menggali untuk membuktikan topologi osilator kristal.
Didorong inverter linier sederhana, mungkin akan lebih baik jika Anda membuat
jam digital dan bukan sumber RF sinus.

Tapi simulasi osilator kristal juga sedikit seni itu sendiri.
Mereka dapat menjadi sulit untuk memulai, paling tidak konsisten.Jika Anda dapat
melihat osilator menempel / pagar / macet, meskipun, itu mungkin
sebuah topologi / nilai-nilai bukan hanya masalah dan isu-isu simulasi.

 

[FvM]

in mind?

Anda mungkin memiliki dua kepala pelayan osilator
transistor dalam pikiran?<img src="http://images.elektroda.net/92_1261511686_thumb.gif" border="0" alt="CMOS relaxation oscillator Design ..." title="CMOS osilator relaksasi Desain ..."/>