daerah mana elemen lulus (LDO) harus?

A

asgg

Guest
Hai, aku merancang rangkaian LDO.Dalam rangka untuk memperoleh arus keluaran besar (100mA), saya membuat W / L unsur lulus PMOS 6000 / 1.Tapi ketika RL besar, yaitu arus keluaran sangat kecil (seperti 1uA), unsur celah PMOS memotong atau bekerja di daerah linier.
Jadi, yang lulus unsur wilayah PMOS seharusnya?Semua dalam kejenuhan (output arus 100mA dan 1uA)?

Terima kasih!

 
ketika beban berat, elemen celah di daerah linier karena gerbang tegangan sangat rendah

ketika arus semakin kecil, tegangan gerbang akan lebih tinggi dan akhirnya elemen lulus akan masuk ke saturasi

 
Hal ini tidak perlu terus berlalu transistor duduk berada di daerah, pada kenyataannya, real LDO putus berarti rendah, itu berarti VDS dari transistor lulus sangat kecil, sehingga bekerja di daerah linier di sebagian besar waktu.

 
asgg wrote:

Hai, aku merancang rangkaian LDO.
Dalam rangka untuk memperoleh arus keluaran besar (100mA), saya membuat W / L unsur lulus PMOS 6000 / 1.
Tapi ketika RL besar, yaitu arus keluaran sangat kecil (seperti 1uA), unsur celah PMOS memotong atau bekerja di daerah linier.

Jadi, yang lulus unsur wilayah PMOS seharusnya?
Semua dalam kejenuhan (output arus 100mA dan 1uA)?Terima kasih!
 
Jika lulus PMOS transistor akan datang di daerah linier (tinggi arus beban), maka loop-gain akan terkecoh dan karenanya beban screwed.How peraturan akan mendapatkan banyak hal itu akan terkecoh tergantung pada gain loop di gerbang PMOS ( gain loop termasuk tahap PMOS gain).

 
terima kasih semua!
Tapi sebaliknya,and saturation when load current is very large(100mA).saya lulus simulasi menunjukkan PMOS transistor (M6) masuk ke linear atau wilayah terputus ketika arus beban sangat kecil (1uA)
dan saturasi ketika arus beban sangat besar (100mA).

The vin adalah vout adalah 3.3V dan 1.8V.yang vin adalah konstan, sehingga VDS dari PMOS adalah konstan 1.5V.masalah dalam rangkaian?
Maaf, tapi Anda harus login untuk melihat lampiran

 
asgg wrote:

terima kasih semua!

Tapi sebaliknya,

and saturation when load current is very large(100mA).

saya lulus simulasi menunjukkan PMOS transistor (M6) masuk ke linear atau wilayah terputus ketika arus beban sangat kecil (1uA)
dan saturasi ketika arus beban sangat besar (100mA).The vin adalah vout adalah 3.3V dan 1.8V.
yang vin adalah konstan, sehingga VDS dari PMOS adalah konstan 1.5V.
masalah dalam rangkaian?
 
surianova wrote:asgg wrote:

terima kasih semua!

Tapi sebaliknya,

and saturation when load current is very large(100mA).

saya lulus simulasi menunjukkan PMOS transistor (M6) masuk ke linear atau wilayah terputus ketika arus beban sangat kecil (1uA)
dan saturasi ketika arus beban sangat besar (100mA).The vin adalah vout adalah 3.3V dan 1.8V.
yang vin adalah konstan, sehingga VDS dari PMOS adalah konstan 1.5V.
masalah dalam rangkaian?
 
surianova wrote:asgg wrote:

terima kasih semua!

Tapi sebaliknya,

and saturation when load current is very large(100mA).

saya lulus simulasi menunjukkan PMOS transistor (M6) masuk ke linear atau wilayah terputus ketika arus beban sangat kecil (1uA)
dan saturasi ketika arus beban sangat besar (100mA).The vin adalah vout adalah 3.3V dan 1.8V.
yang vin adalah konstan, sehingga VDS dari PMOS adalah konstan 1.5V.
masalah dalam rangkaian?
 
Hi asgg,
Jika Anda meminta wilayah operasi lulus trnsistor tanpa informasi pada pasokan tegangan dan tegangan diatur, tidak ada onw dapat memberikan jawaban yang benar.
Jika Anda memiliki 3.3V sebagai masukan dan Anda perlu 1.8V output, dimungkinkan untuk menggunakan NMOS juga sebagai transistor lulus tergantung apa adalah nomor backbias NMOS Anda.Bisa memberi Anda waktu respons lebih cepat.
Apakah Anda menggunakan teknologi u ,35, jika ya Anda dapat memiliki panjang yang lebih rendah untuk lulus transistor, minimum.
Jika Anda memiliki 6.000 sebagai W / L rasio, sumber hanya 1 UA dari perangkat saat berada di cutoff.Jika Anda mengatakan itu di daerah linier maka VDS <vdsat atau VDS <Vgs-VTh, dan yang tampak sangat aneh bagi saya.Suka aku akan meminta Anda untuk mengunjungi kembali baik desain Anda.Itu harus di cutoff.

 
surianova wrote:surianova wrote:asgg wrote:

terima kasih semua!

Tapi sebaliknya,

and saturation when load current is very large(100mA).

saya lulus simulasi menunjukkan PMOS transistor (M6) masuk ke linear atau wilayah terputus ketika arus beban sangat kecil (1uA)
dan saturasi ketika arus beban sangat besar (100mA).The vin adalah vout adalah 3.3V dan 1.8V.
yang vin adalah konstan, sehingga VDS dari PMOS adalah konstan 1.5V.
masalah dalam rangkaian?
 
ambreesh wrote:

Hi asgg,

Jika Anda meminta wilayah operasi lulus trnsistor tanpa informasi pada pasokan tegangan dan tegangan diatur, tidak ada onw dapat memberikan jawaban yang benar.

Jika Anda memiliki 3.3V sebagai masukan dan Anda perlu 1.8V output, dimungkinkan untuk menggunakan NMOS juga sebagai transistor lulus tergantung apa adalah nomor backbias NMOS Anda.
Bisa memberi Anda waktu respons lebih cepat.

Apakah Anda menggunakan teknologi u ,35, jika ya Anda dapat memiliki panjang yang lebih rendah untuk lulus transistor, minimum.

Jika Anda memiliki 6.000 sebagai W / L rasio, sumber hanya 1 UA dari perangkat saat berada di cutoff.
Jika Anda mengatakan itu di daerah linier maka VDS <vdsat atau VDS <Vgs-VTh, dan yang tampak sangat aneh bagi saya.
Suka aku akan meminta Anda untuk mengunjungi kembali baik desain Anda.
Itu harus di cutoff.
 
jika Anda menggunakan NMOS sebagai elemen lulus, masalah akan menghilang
sebaliknya, jika Anda ingin LDO Anda dapat keluar dari 100mA untuk menaruh 1uA, tentu itu akan bekerja di daerah linier ketika beban ini agak besarasgg wrote:

Hai, aku merancang rangkaian LDO.
Dalam rangka untuk memperoleh arus keluaran besar (100mA), saya membuat W / L unsur lulus PMOS 6000 / 1.
Tapi ketika RL besar, yaitu arus keluaran sangat kecil (seperti 1uA), unsur celah PMOS memotong atau bekerja di daerah linier.

Jadi, yang lulus unsur wilayah PMOS seharusnya?
Semua dalam kejenuhan (output arus 100mA dan 1uA)?Terima kasih!
 
Putus sekolah rendah, dalam beban berat, unsur celah mungkin di daerah linier.Untuk mendapatkan tinggi pada elemen melewati tahap itu, di wilayah kejenuhan.

 
suria3 wrote:surianova wrote:surianova wrote:asgg wrote:

thank you all!
Tapi sebaliknya,

and saturation when load current is very large(100mA).

saya lulus simulasi menunjukkan PMOS transistor (M6) masuk ke linear atau wilayah terputus ketika arus beban sangat kecil (1uA)
dan saturasi ketika arus beban sangat besar (100mA).The vin adalah vout adalah 3.3V dan 1.8V.
yang vin adalah konstan, sehingga VDS dari PMOS adalah konstan 1.5V.
masalah dalam rangkaian?
 
Dan mengapa LDO?Anda droping-keluar 3,3-1,8 = 1.5V, itu terlalu banyak, dan seperti yang telah dikatakan sebelumnya, mengapa mengemudi seperti sedikit arus.

Jika Anda menggunakan berlalu NMOS transistor, maka rangkaian akan menjadi khas linear regulator, dan mereka yang bekerja di bawah minimum putus sekitar 1,5 (hanya apa yang Anda miliki), Anda akan konsumsi daya yang sama, tetapi Anda tidak akan memiliki Anda mengalami masalah sampai sekarang.

Sekali lagi, saya tidak mengerti beban apa yang Anda ingin sumber.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top