cara untuk meningkatkan pipelined INL dari ADC

[wdd]

Hai, guys,
Dengan pengujian resutls dari ADC, yang DNL dan INL adalah
DNL:-0.5LSB 0.5LSB
INL:-2.5LSB 2.5LSB
seperti yang Anda lihat, INL lebih buruk.Tetapi saya tahu sedikit tentang
mekanisme INL, siapa pun dapat memberikan beberapa saran?

Thx a lot,
Best Regrads,
wdd

 

[zenisle]

ml tidak penting bagi adc

 

[kobeii]

zenisle: mengapa kau berkata begitu?

 

[suhas_shiv]

Saya asumsikan Anda lakukan lebih dari satu tahap.Cobalah untuk merancang tahap pertama dengan sebagai kesalahan kurang mungkin.Lihat jika Anda memiliki tegangan referensi yang benar dan melihat output untuk tahap pertama saja dan kemudian lanjutkan.
ADC pipeline yang baik memiliki INL <0.5LSB.

 

[maxwellequ]

Ada sejumlah mekanisme yang berasal kesalahan dalam pipelined INL ADCs (ketidakcocokan dalam kapasitor, opamp mendapatkan dan menyelesaikan kesalahan, vref miskin generasi, ....).Saya sarankan Anda mencari beberapa PhD / MSc tesis di internet (ini adalah topik dengan banyak tersedia referensi).

Apa yang harus Anda lakukan, sebelum merancang ADC, adalah untuk memahami semua fenomena ini dan menurunkan spesifikasi untuk pipa tahap.Misalnya bagaimana memilih gain dari opamps?Bagaimana Anda berukuran di kapasitor?

Saya berpikir bahwa untuk memecahkan masalah Anda, Anda harus memahami keterbatasan linearitas arsitektur, dalam rangka memahami apa yang harus Anda desain ulang ....

Tapi, jika Anda ingin membantu, itu akan lebih baik untuk posting lebih detail tentang arsitektur yang Anda gunakan, ADC spesifikasi (resolusi, fs, fin), menunjukkan gambar dengan hasil tes ...Apakah hasilnya membaik jika Anda menurunkan sirip atau fs?

Salam

PS: zenisle, Anda tidak tahu apa yang Anda berbicara tentang