cam di FPGA

[bjzhangwn]

Saya ingin menerapkan cam di FPGA, masuknya adalah 2048, dan lebarnya adalah 32, yang frequncy saya butuhkan tidak terlalu banyak, baca latency dapat 3-4 siklus, dan inti cam dalam menggunakan FPGA Xilinx besar luts, jadi kalau aku dapat mengurangi Lut dengan menunda membacakan data.

 

[chaitu2k]

U cld melakukannya menggunakan port Dual RAM Blok tersedia dalam Xilinx FPGAS.itu akan mengambil abt 6 seperti port Dual BRAMS untuk mengimplementasikan CAM Anda abt 200-300 potong dan 3-4 jam untuk hasil output .. tergantung pada kemampuan koding Anda ... merujuk ke dokumen pada pelaksanaan Xilinx CAM ... XAPP260 .. ..