Cadence momok - DC Analisis Transient setelah

[kishore2k4]

Berikut ini adalah untuk simulasi rangkaian bandgap. Bagaimana cara menetapkan momok untuk melakukan analisis DC hanya setelah Vdd (vpwl) benar-benar menggenjot produksinya. Para simuation sementara menunjukkan respon yang tepat tetapi analisis DC sedang dilakukan pada t = 0 yang kebetulan Vdd = 0. Saya mencoba setting urutan Setup -> Lingkungan tapi tidak berpengaruh.

 

[monya11]

Dalam momok setiap sumber tegangan typiccaly memiliki parameter "tegangan DC" tegangan ini akan digunakan oleh simulasi DC. Mengatur tegangan ini dengan apa yang perlu.

 

[kishore2k4]

[Quote = monya11] Dalam momok setiap sumber tegangan typiccaly telah parameter "tegangan DC" tegangan ini akan digunakan oleh simulasi DC. Mengatur tegangan ini dengan apa yang harus [/quote]. Terima kasih, saya mencobanya tapi itu tidak bekerja dalam kasus ini. Amp kesalahan (self)-bias dari celah pita, kecuali DC-Analisis bisa menunggu sampai arus telah diselesaikan dengan baik output simulasi akan menjadi salah. Saran?

 

[LvW]

[Quote = kishore2k4] [quote = monya11] Dalam momok setiap sumber tegangan typiccaly telah parameter "tegangan DC" tegangan ini akan digunakan oleh simulasi DC. Mengatur tegangan ini dengan apa yang harus [/quote]. Terima kasih, saya mencobanya tapi itu tidak bekerja dalam kasus ini. Amp kesalahan (self)-bias dari celah pita, kecuali DC-Analisis bisa menunggu sampai arus telah diselesaikan dengan baik output simulasi akan menjadi salah. Setiap saran [/quote]? DC analisis tidak memiliki sifat waktu. Oleh karena itu saran saya: Lakukan analisis tran bukannya menggunakan jalan tegangan linier dari sumber yang sesuai. Analisis ini dapat ditunda dengan waktu yang ditentukan oleh Anda.

 

[kishore2k4]

[Quote = LVW] [quote = kishore2k4] [quote = monya11] Dalam momok setiap sumber tegangan typiccaly telah parameter "tegangan DC" tegangan ini akan digunakan oleh simulasi DC. Mengatur tegangan ini dengan apa yang harus [/quote]. Terima kasih, saya mencobanya tapi itu tidak bekerja dalam kasus ini. Amp kesalahan (self)-bias dari celah pita, kecuali DC-Analisis bisa menunggu sampai arus telah diselesaikan dengan baik output simulasi akan menjadi salah. Setiap saran [/quote]? DC analisis tidak memiliki sifat waktu. Oleh karena itu saran saya: Lakukan analisis tran bukannya menggunakan jalan tegangan linier dari sumber yang sesuai. Analisis ini dapat ditunda dengan waktu yang ditentukan oleh Anda [/quote]. Aku bisa melakukan itu tapi aku punya satu masalah kecil (menurut saya). Saya menggunakan salah satu sirkuit startup kapasitor yang mati sendiri ketika sirkuit bias dengan benar. Satu-satunya cara (saya tahu) untuk memicu bahwa sirkuit startup adalah dengan tegangan (jalan, bagaimanapun pendek mungkin) berbeda-beda pada jalur suplai. Apakah ada cara lain sekitar ini? Terima kasih. PS: Saya pikir masalah utama adalah dengan penggunaan ini startup tertentu daripada hal lainnya.

 

[dick_freebird]

Mungkin Anda ingin menggunakan sumber yang berbeda untuk power supply Anda - misalnya, sebuah vpulse memungkinkan Anda mengatur tegangan DC untuk satu nilai, tetapi nilai awal dan denyut nadi sementara ke sesuatu yang lain (jadi, DC = 3V, tran awal = 0, tran pulsa = 3, dll). Atau, Anda tidak bisa bersikeras untuk menjalankan semua analisis dengan variabel dan kondisi yang sama dan dasar skematis.

 

[erikl]

[Quote = kishore2k4] Saya pikir masalah utama adalah dengan penggunaan ini startup tertentu daripada hal lainnya. [/Quote] Juga, dengan analisis transien Anda, Anda bisa menggunakan writefinal pilihan, yang menulis oppoint Info terakhir ke file, dan kemudian mulai analisis DC Anda dengan pilihan prevoppoint , yang kemudian menggunakan informasi oppoint tersimpan sebelumnya dari analisis transien.

 

[kishore2k4]

Terima kasih atas semua balasan. Masalah telah diperbaiki. [Quote = erikl] Juga, dengan analisis transien Anda, Anda bisa menggunakan writefinal pilihan, yang menulis info oppoint terakhir ke file, dan kemudian mulai analisis DC Anda dengan prevoppoint [/ i ] pilihan, yang kemudian menggunakan informasi oppoint tersimpan sebelumnya dari analisis transien [/quote]. Metode ini disarankan oleh erikl melakukan pekerjaan, dengan satu perubahan kecil. Saya tidak bisa mendapatkan analisis DC untuk mengambil prevoppoint (Saya mengerti bahwa hal ini terutama digunakan untuk sinyal kecil (AC, STB dll) analisis?). Apa yang saya lakukan adalah menggunakan opsi writefinal dalam analisis transien dan membaca bahwa file menggunakan readns di DC-Analisis pilihan. Juga salah satu mungkin ingin mengatur skipdc = yes di analisis transien.

 

[erikl]

[Quote = kishore2k4] Apa yang saya lakukan adalah menggunakan opsi writefinal dalam analisis transien dan membaca bahwa file menggunakan readns di DC-Analisis pilihan. [/Quote] Terima kasih, Kishore, untuk melaporkan kembali keberhasilan pelaksanaan Anda! Juga karena telah diklik membantu saya ! ;-)