Buffer antara toplevel Input port dan I / O PADcells.

[sunilbudumuru]

Hello all,

Bagaimana sebuah desain dengan buffer antara toplevel Input port dan I / O efek PADcells desain.Pada dasarnya, pls let me know kalau itu adalah praktik yang baik untuk menambahkan buffer antara toplevel Input port dan I / O PADcells?

Desain (disediakan oleh pelanggan) terlihat seperti ini setelah sintesis

modul XXXX (DQ, DR_STRN, .....);

input [125:0] DR_STRN;
output DQ;
.
.
BUF4X U1 (. A (DR_STRN [0]),. Z (n1));
BUF4X U2 (. A (n1]),. Z (n2));
BUF4X U2 (. A (DR_STRN [1]),. Z (n3));
...
...
/ / / / ///////// CELL IOPAD
QCSSTL182SE_065U U_A2 (. PAD (n2),. X (N10));
...
...
endmodule

Alasan yang diberikan oleh pelanggan pada buffer ini adalah untuk menghindari pelanggaran waktu.Saya rasa, ia dapat menambahkan buffer pada berkata, "N10" (dari atas) dan bukannya "DR_STRN [0]".

Skenario di atas, silakan memberikan keahlian Anda komentar / saran.

Salam,
Sunil Budumuru.