Blank Layout Cell

[acbalbason]

hi guys,

i need help.setelah melakukan modul Verilog disintesis dari 8.051 counter i mencoba menggunakan Astro untuk AprilTapi entah kenapa saya hanya mendapatkan tata letak kosong.sebenarnya ada sel-sel standar di perpustakaan.tetapi saya hanya menghubungkan mereka tersesat.any suggestions?di sini adalah snap shot.

thanks in advance.

- Al

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Senyum" border="0" />Maaf, tapi Anda harus login untuk melihat lampiran

 

[gliss]

Untuk irama cds.lib ada file yang menunjuk ke perpustakaan untuk aplikasi untuk digunakan.Apakah Synopsys memiliki jenis yang sama config?mungkin thats mana masalah Anda.

 

[acbalbason]

hey thanks!

sekarang pertanyaan berikutnya akan menjadi ...apa file adalah mitra dari cds.lib di Synopsys?ada yang bisa membantu?konfigurasi sistem saya adalah Sempron 3000 CPU, 512MB DDR667, menjalankan CentOS 4.4 dan memiliki versi Astro 2007 SP3.

- Al

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Senyum" border="0" />

 

[chyau]

Dear Sir,

Jika Anda pikir perpustakaan tersesat menghubungkan, anda dapat menggunakan perintah cmShowRefLib untuk memeriksa.