biaya daerah Xilinx

[neefa]

hi frz,
bisa setiap satu plz tell me hw daerah untuk menghitung biaya dalam desain Verilog menggunakan Xilinx.
thx.

 

[nxtech]

Apa yang Anda maksud dengan biaya daerah?Bagian harga, sumber daya yang digunakan routing, apa?

Harap rumit sehingga kami dapat membantu Anda.

E

 

[tomasulo]

Hai,

Maksudmu FPGA Resorces?

Anda bisa dapat itu setelah P & R laporan.
Juga, Anda dapat memiliki ramalan setelah laporan Sythesis
Untuk tempat pelaksanaan di dalam FPGA, menggunakan The Floorplanner editor.
Semua dari Xilinx ISE alat.

Tomasulo

 

[neefa]

hai,
saya perlu untuk menghitung daerah consumption.but dikonsumsi dan kekuasaan ini tidak secara langsung diberikan dalam laporan atau PR sintesis laporan.apakah sumber daya routing tidak berarti potong, FF dll apa yang kita peroleh dalam laporan sintesis?

tomasulo, plz eloborate floorplanner editor.

thx.Ditambahkan setelah 5 jam 46 menit:hai,
apa prosedur yang benar untuk menghitung penundaan.,whether we can take this value?

Dalam laporan syhthesis r kita mendapatkan jalan combinational maksimum penundaan,
apakah kita bisa mengambil nilai ini?
thx

 

[nxtech]

Jika anda tertarik di daerah dikonsumsi memang informasi yang diberikan kepada Anda.Ini terdaftar sebagai persentase dari total sumber daya perangkat.Ini kemudian dipecah untuk mengatakan berapa banyak sandal jepit, berapa banyak register, dan lain-lain telah digunakan.

Sedangkan untuk konsumsi daya Anda harus menggunakan alat lain, kekuasaan kalkulator, dan merujuk kembali ke P & R laporan untuk mendapatkan informasi yang Anda butuhkan untuk input ke dalam kekuasaan kalkulator.

E