Bantuan! VHDL untuk pengganda matriks menggunakan Multiply-Kumpulkan (MAC) unit

[imconfused]

Matriks A dan B harus melaksanakan memiliki dimensi 4x5 dan 5x3 .. Ini harus pipelined dan paralel. 1) Melaksanakan kode dengan sinyal tipe integer dengan bangku uji. 2) Melaksanakan kode dengan sinyal jenis std_logic_vector dengan bangku uji. Saya memahami logika untuk kode ini, tetapi saya tidak memiliki petunjuk tentang bagaimana kode itu. :???:

 

[TrickyDicky]

mengapa Anda menggunakan std_logic_vectors - mereka tidak angka - apa yang sakit di pantat untuk melakukan semua konversi tipe. Saya menduga ini adalah pekerjaan rumah. Saya sarankan memiliki pergi sendiri, dan mengajukan pertanyaan yang spesifik, bukannya "aku nggak mengerti, silahkan melakukan pekerjaan rumah saya untuk saya".

 

[imconfused]

Nah, aku sudah membuat matriks saya untuk berkembang biak. Saya tidak tahu bagaimana menambahkan menumpuk (mendaftar?) Dan membuatnya paralel dan pipelined. Hal paralel dan pipa membingungkan saya, karena sekarang saya tidak berpikir saya membuat matriks dengan benar karena aku hanya membuatnya untuk berkembang biak dengan output 4x3