V
varunvats69
Guest
Hai,
Aku merancang 2-1 mux menggunakan bufif1 dan bufif0 (file terlampir).
Hasil simulasi (wave.jpg) menunjukkan bahwa output OUT masuk ke negara yang tidak diketahui x pada dua contoh, satu di awal dan satu lagi ketika S (ctrl input) transisi ke 1 dari 0.Can anyone menjelaskan perilaku ini?Saya menggunakan nilai menunda khas sementara simulasi.Tampak bagi saya itu adalah karena sinyal input (in0 dan IN1) dan input kontrol S berubah secara bersamaan, karena kedua x itu tidak terjadi ketika saya mengubah sinyal input in0 dan IN1 8 kali unit setelah input ctrl S. Namun, saya belum bisa meyakinkan diriku akan hal ini.<img src="http://img268.imageshack.us/img268/7082/wavea.jpg" border="0" alt="Help with Verilog simulation" title="Bantuan dengan simulasi Verilog"/>Last edited by varunvats69 pada 24 Agustus 2009 19:56; edited 1 time in total
Aku merancang 2-1 mux menggunakan bufif1 dan bufif0 (file terlampir).
Hasil simulasi (wave.jpg) menunjukkan bahwa output OUT masuk ke negara yang tidak diketahui x pada dua contoh, satu di awal dan satu lagi ketika S (ctrl input) transisi ke 1 dari 0.Can anyone menjelaskan perilaku ini?Saya menggunakan nilai menunda khas sementara simulasi.Tampak bagi saya itu adalah karena sinyal input (in0 dan IN1) dan input kontrol S berubah secara bersamaan, karena kedua x itu tidak terjadi ketika saya mengubah sinyal input in0 dan IN1 8 kali unit setelah input ctrl S. Namun, saya belum bisa meyakinkan diriku akan hal ini.<img src="http://img268.imageshack.us/img268/7082/wavea.jpg" border="0" alt="Help with Verilog simulation" title="Bantuan dengan simulasi Verilog"/>Last edited by varunvats69 pada 24 Agustus 2009 19:56; edited 1 time in total