Bantuan dengan gratis FPGA papan pengembangan

[System.out]

Halo!

Saya bekerja di sebuah proyek untuk menyenangkan dan bukan uang,
maka akan gratis untuk semua proyek.Sharing adalah cara untuk pergi.

Anyways, i am having a hard waktu untuk merancang skema @ ltera
dari ACEX dan apex dengan 208 pin encapsulate, karena pin-out ini sangat tidak jelas tentang spesifikasi.Selain itu, i know i need a ROM conected ke memori perangkat, JTAG dan oscilator thats it i think, do you think i need something else?

Thanks for all!

PD-saya menulis ini untuk minta bantuan dari anda, jika anda ingin dapat menggunakan .. PM.

 

[ted]

Pertama tentang pinout: Saya telah bekerja dengan ACEX keripik, dan, sesungguhnya, dokumen-dokumen yang kurang sempurna.Pinout daftar inklusif.

I solved masalah dengan menggunakan web gratis download MAX Plus II / Leonardo Spectrum (-saya pikir Anda mungkin juga mempertimbangkan qu (at) rtus, lebih baik, tetapi juga kebutuhan yang lebih baik PC dengan banyak memori).Dalam Floorplan Lihat dan chip melihat MAX II (dan qu (at) rtus) menunjukkan semua berguna IO pin, dan Anda dapat melihat apa yang ada di mana.Untuk pin lainnya, yang tidak tersedia untuk logika I / O, Anda harus menggunakan dokumen pdf @ ltera dari situs web.Dengan meletakkan mereka bersama Anda mendapatkan pretty good picture of th chip pinout fisik.Pin yang tersedia untuk pengguna IO tergantung modus konfigurasi yang anda gunakan.Yang pasif serial menggunakan modus sedikitnya jumlah pin sehingga memberikan sebagian besar pengguna IO pin.

Apa lagi yang Anda butuhkan tergantung pada apa yang Anda coba lakukan.Satu hal yang tidak menyebutkan adalah listrik dan memotong kapasitor.Keripik ini memerlukan pelarangan dan banyak memotong kapasitor sekitar chip untuk kedua 2.5V dan 3.3V pin.

Anda dapat mengkonfigurasi chip JTAG melalui port, atau anda dapat menggunakan salah satu seri atau paraller modus konfigurasi.@ ltera AN-116 sangat berguna (tetapi tidak terlalu terorganisasi dengan baik, sehingga memakan waktu cukup lama melalui penggalian).Lihat juga @ ltera
dari kabel mendownload dokumen jika anda menginginkan sebuah solusi untuk konfigurasi dari PC atau sejenis.

Saya harap ini membantu Anda paling tidak sedikit.

Semoga beruntung

Ted

 

[System.out]

Ini telah selesai.
Ada beberapa lame schematics di opencores.org

http://www.opencores.org/cvsweb.shtml/mini-acex1k/Mini-ACEX1K/

Salam

 

[mstsai]

Terlampir adalah papan dalam Advanced Microcontroller saja.The FPGA, 1K100, ditempatkan pada operator papan.Desain yang sangat tidak rapi tapi works for me.
Maaf, tapi Anda harus login untuk melihat lampiran