J
jdyrholm
Guest
Saya punya pertanyaan mengenai desain CMOS Op Amp di Spice.Dosenku memberi kami proyek ini 2 minggu sebelum akhir semester, dan saya stres dengan hal ini dan belajar.
Anywho .... bagaimana seharusnya saya mulai dengan spesifikasi sebagai berikut:
Vdd =-VSS = 3,00 V
Av> 5000
Fase Margin = 40-60-derajat
Unity Gain Bandwidth> 5 MHz
SR> 10 V / mikro-s untuk CL 10 pF
Masukan -1,0 V ≤ ≤ common Mode Kisaran 2,0 V
Kisaran Voltase output ą1.7 V
Jumlah perangkat aktif <18
Total nilai resistor tidak melampaui 100kΩ
Panjang saluran semua perangkat = 0,8 mikro
Itu harus disimulasikan dengan Spice
Terima kasih!
Anywho .... bagaimana seharusnya saya mulai dengan spesifikasi sebagai berikut:
Vdd =-VSS = 3,00 V
Av> 5000
Fase Margin = 40-60-derajat
Unity Gain Bandwidth> 5 MHz
SR> 10 V / mikro-s untuk CL 10 pF
Masukan -1,0 V ≤ ≤ common Mode Kisaran 2,0 V
Kisaran Voltase output ą1.7 V
Jumlah perangkat aktif <18
Total nilai resistor tidak melampaui 100kΩ
Panjang saluran semua perangkat = 0,8 mikro
Itu harus disimulasikan dengan Spice
Terima kasih!