Bantu saya dengan simulasi sederhana (waktu masalah delay)

[takman]

Saya punya satu switch dan satu led.When i memberikan '1 'ke saklar saya ingin mengaktifkan dipimpin ... Tapi ketika saya menutup saklar saya ingin dipimpin untuk menutup setelah 8 detik. Saya telah membuat waktu tunda dengan JK flip-flop''mod 8''tapi kemudian saya tidak tahu bagaimana ... Bantu aku .. (Its just simulasi pada sirkuit electr.workbench-bukan nyata).

 

[saeidj]

Dear friend Hal ini tergantung pada frekuensi clock rangkaian. Misalnya jika frekuensi clock 1HZ (T (jam) = 1sec), Anda dapat menggunakan sirkuit ini:

[/img] [ img] http://images.elektroda.net/32_1198198311.gif [/img] Di mana frekuensi gelombang C seperdelapan frekuensi clock = (1 / 8) Hz (T (C) = 8sec) Salam : D

 

[takman]

terima kasih saeidj saya tahu bahwa ... tetapi saya tidak tahu bagaimana membuatnya berhenti ketika saya mematikan saklar setelah 8 detik?

 

[vandelay]

OK, Mari panggilan Anda beralih sinyal D Untuk ide saya, kita perlu sisi kenaikan dipicu flipflop dengan ditetapkan rendah, data yang tinggi, dan masukan jam terikat ke D, output ini flipflop (E sinyal) akan unntil rendah saklar diatur tinggi, kemudian akan pergi tinggi dan tetap tinggi ... Pertimbangkan menggambar saeidj itu; jam flipflop = CLK DAN E DAN (TIDAK D) DAN (TIDAK C) jam alias berjalan setelah E saklar dipicu diatur tetapi tidak unntil D pergi rendah (switch dirilis) - itu freezez up (berakhir) ketika C pergi tinggi setelah 8 detik. (C rendah preset) sinyal LED = D ATAU (E DAN (TIDAK C)) Ini akan menyala sedangkan switch tinggi ATAU (setelah saklar telah ditetapkan, tetapi sebelum rilis kontra dipicu telah kedaluwarsa) Salam

 

[dinesh agarwal]

mengapa tidak menggunakan unit timedelay sederhana bisa mengatakan sirkuit lrc

 

[takman]

thanks vandelay tapi u dapat menunjukkan bahwa untuk saya karena saya cant mengerti bahasa inggris yang sangat baik ..... ..... jika u bisa mengirim saya sirkuit .... terima kasih.

 

[vandelay]

OK. Input jam masuk ke dalam skema saya, counter_clk drive input clock dari rangkaian saeidj, dan C terhubung ke C di sirkuit saeidj itu. Setup flipflop saya adalah sedikit kasar, mungkin dapat dilakukan dengan lebih baik tapi sudah lama sejak saya sudah berurusan dengan hal ini ... Point E yang harus tetap rendah unntil saklar diatur, dan harus tetap tinggi bahkan ketika saklar pergi rendah ... Mensimulasikan dan melihat apakah Anda perlu membuat perubahan untuk itu untuk bekerja. Fokus pada mendapatkan sinyal E seperti yang saya jelaskan. Jika bekerja pada 1 mencoba, pahala saya dengan +1 membantu: wink: