bahasa yang lebih baik antara SystemC dan System Verilog?

[tuas]

Saya ingin merancang simulasi platform untuk satu sistem asynchronous.Karena sistem kompleks, Verilog atau VHDL tidak dapat mengekspresikan jelas dan tidak memiliki kecepatan lari yang cukup.
Tapi saya menemukan sistem C tidak baik bagi rangkaian asynchronous.Bagaimana saya bisa mensimulasikan sistem asynchronous systemC sangat baik?
Dan aku tidak akrab dengan Sistem Verilog.Juga saya tidak dapat menemukan dokumen yang baik untuk belajar System Verilog.
Apakah Sistem Sistem Verilog C atau lebih baik?

 

[dumeHCM]

Verilog sistem lebih baik

 

[_TopGun_]

dumeHCM wrote:

Verilog sistem lebih baik

 

[dumeHCM]

Berdasarkan jumlah Buku dan Publikasi

 

[tuas]

Apakah ada buku referensi yang baik tentang sistem Verilog?