Bagaimana untuk menyadari konfigurasi ulang di FPGA?

[air2008]

hai,

Aku sekarang menerapkan saluran wideband digital simulator di FPGA, dengan metode penyaringan Gaussian kebisingan sesuai dengan kepadatan spektral daya Jakes.

Saya ingin mengubah parameter saluran melalui serial interface umum.Namun, aku tak tak tahu bagaimana mengubah parameter saluran diwujudkan dalam FPGA kalau bukan untuk men-download file lagi.

Mungkin NIOS bisa melakukan ini.

Bisa tolong beri aku saran?air2008

 

[arunragavan]

umm reconfigurable arsitektur dapat diimplementasikan pada prosesor reconfigurable sederhana seperti dhuwur pro II combo.ini mendukung reconfigurability parsial.Umumnya ada dua metode reconfigurability omje menjadi parsial dan yang lain sedang on-the-fly.Reconfigurability parsial lebih disukai di tempat-tempat daerah FPGA sangat penting ..dan on-the-fly lebih disukai di tempat-tempat di mana waktu adalah kriteria yang penting .. waktu aplikasi kritis seperti aplikasi real time ..vechile kontrol, sistem manajemen mesin dll

Gunakan sedikit untuk memuat berkas konfigurasi ur ..selalu ada waktu berbalik ..on-the-fly metode gerbang jes jam ke unit yang ingin u reconfig dan kemudian mengubah konfigurasi oleh file passin bit ..ada berbalik n confg, ini adalah bagaimana hal itu biasanya dilakukan.

mencobanya dan katakan padaku ..

with regards,

 

[pemberontakan]

do u hanya ingin mengubah parameter?Apakah mungkin dalam desain Anda untuk menyimpan parameter dalam register yang dapat ditulis?

Ide saya adalah bahwa Anda menggunakan UART misalnya untuk mendapatkan akses ke FPGA Anda dari PC dan menulis parameter baru selama runtime.

salam