Bagaimana untuk memprediksi suara fase PLL?

Halo

Anda dapat simulasi dengan irama PSS simulasi.
Untuk mengurangi waktu simulasi, Anda sebaiknya mengubah blok ke VerilogA digital model.

Terima kasih.

 
Apakah kita harus mempertimbangkan suara tahap PLL, ketika kita merancang sebuah model sistem ADC pipa di mana jam dihasilkan oleh PLL?

 
u dapat memprediksi fase PLL kebisingan analisis hanya dengan tangan, tetapi sulit

1) periksa apakah contributin utama dari kebisingan fasa
2) memeriksa fungsi transfer dari PLL karena sumber ini

catatan.untuk fase kebisingan dari reffernce "yang PLL rendah pass filter"
untuk fase kebisingan dari VCO "yang PLL tinggi pass filter

3) caluate gain dan pelemahan dari setiap sumber, tambahkan akhirnya

ini merupakan perkiraan kasar untuk fase perhitungan suara

tapi kalau u ingin hasil yang akurat, PSS dengan kebisingan tahap simulasi adalah suatu keharusan

khouly

 
Hai,
Anda dapat memprediksi suara fase PLL dengan melakukan PNOISE PSS dan analisis.

Terima kasih
Shaikh Sarfraz

 

Welcome to EDABoard.com

Sponsor

Back
Top