bagaimana merancang sebuah saklar jam multile modul

[xiongdh]

bagaimana merancang sebuah saklar jam multile modul
deskripsi dari beberapa jam saklar ikuti.
masukan sel [1:0];
masukan clk1, clk2, clk3, clk4;
output clkout;

sel [1:0]
00 clkout = clk1
01 clkout = clk2
10 clkout = clk3
11 clkout = clk4

bagaimana merancang modul ini dan tidak memiliki clkout glitch

 

[yeewang]

ini adalah masalah yang cukup rumit.Aku ingat kertas yang ada mendiskusikan hal ini agak jam multipleks dari Xilinx.Anda bisa melakukan pencarian di situsnya.Namanya STh.tentang "Glitch-free jam ......"

 

[tom123]

kode Anda akan menghasilkan kesalahan pada sinyal clock,

coba metode di dalam file terlampir

xiongdh wrote:

bagaimana merancang sebuah saklar jam multile modul

deskripsi dari beberapa jam saklar ikuti.

masukan sel [1:0];

masukan clk1, clk2, clk3, clk4;

output clkout;sel [1:0]

00 clkout = clk1

01 clkout = clk2

10 clkout = clk3

11 clkout = clk4bagaimana merancang modul ini dan tidak memiliki clkout glitch