Bagaimana menjelaskan Verilog kompilasi kesalahan dan peringatan

[Fom]

AMS cadence simulasi
Setelah kompilasi ada beberapa kesalahan dan pesan peringatan dengan beberapa kode di akhir pesan ini.Seperti:

[Verilog-ICMP]
[Verilog-TFNPC]
[Verilog-PNFMD]

Mana untuk menemukan makna satu kode ini.Seperti yang saya ingat menjadi shoud ada perintah khusus berjalan di jendela terminal.Kalau untuk menjalankan perintah ini dengan kode itu akan kembali penjelasan itu.Sepertinya sebelum saya menggunakan perintah ini, tapi sekarang saya tidak ingat bagaimana untuk menjalankannya.
Can anybody help?

 

[sree205]

Hai, jika Anda memiliki sourcelink ID, itu akan mudah untuk mencari di situs irama itu sendiri.Aku posting deskripsi untuk Verilog-ICMP, biarkan aku tahu jika ini adalah apa yang Anda cari.

=================================

spectreVerilog netlist untuk menciptakan salah satu bit bus

Error Message:
Error!Ilegal sambungan ke modul port (IB) [Verilog-ICMP]
"ihnl/cds1/netlist", 27:. IB (net5)

Soal pernyataan
Anda menjalankan simulasi dengan satu spectreVerilog bit bus pin pada desain Anda.
Ambil misalnya inverter sederhana dengan input pin sebagai ib <4> dan output mengatakan out1.
Ketika Anda netlist tingkat atas Anda skematik dengan inverter ini contoh, Anda akan melihat
netlist berikut, yang parser mengeluh.

modul MYinv (out1, ib [4]);
output out1;input [4:4] ib;
supply0 gnd_;

...

Simulasi memberikan error berikut

Error!Ilegal sambungan ke modul port (IB) [Verilog-ICMP]
"ihnl/cds1/netlist", 27:. IB (net5)
Ini digunakan untuk bekerja di IC5141USR1 rilis.

Solusi:
857.139 PCR telah diajukan untuk masalah ini.Ini adalah tetap dalam IC 5.10.41.500.3.30
& 5.12.41.500.3.30 rilis.Anda dapat mendownload ISR dari http://downloads.cadence.com.

Selama netlisting eksplisit dalam kasus bit tunggal bus bit tunggal tidak menjatuhkan bahkan
jika drop jangkauan port diaktifkan.Ini telah diperbaiki.Sekarang dalam versi terbaru Anda akan mendapatkan
netlist berikut:

modul MYinv (out1, ib);
output out1;input [4:4] ib;
supply0 gnd_;

...

Simulasi akan berjalan tanpa kesalahan.