Bagaimana mengoptimalkan respon beban dari LDO sebuah?

[efun]

Halo semua, sekarang saya mencoba untuk mengoptimalkan beban respon dari LDO . Tapi sepertinya sulit untuk mencapai keuntungan yang baik dan fasa yang cukup pada saat yang sama di loop umpan balik. Saya mencoba untuk meningkatkan keuntungan untuk meningkatkan respon beban. Tetapi jika batas fasa tidak cukup, menunjukkan beban transien dering , yang membuat respon buruk. Saya bertanya-tanya apakah ada saran tentang bagaimana meningkatkan keuntungan dan margin fasa pada saat yang sama Berapa gain loop akan cukup untuk LDO? Jika tidak mungkin untuk membuat keuntungan yang baik dan fasa yang baik pada saat yang sama, bagaimana aku membuat tradeoff?

 

[dick_freebird]

Salah satu masalah besar adalah bagaimana tingkat keluaran mendapatkan ayunan dengan ruang kepala. Keuntungan akhir Anda setelah Anda masuk ke wilayah linear adalah tentang apa-apa, sehingga Anda perlu penguat gain tinggi di depannya yang kemudian perlu tiang frekuensi sangat rendah, respon yang melawan langkah. Salah satu pendekatan yang saya lihat, adalah loop split. Satu keuntungan bagian tinggi, frekuensi rendah (untuk mendapatkan akurasi DC) dan lain dengan bandwidth tinggi dan terbatas "otoritas" yang membuat renyah operasi dinamis (mengendap cepat dan dapat mempertahankan sementara setpoint loop lambat mengendap selama waktu yang lama). Anda juga dapat menemukan beberapa bantuan dalam jaringan kompensasi yang mengubah C berdasarkan ruang kepala keluaran FET dan gerbang drive. Sebuah kapasitansi Miller tetap mungkin tidak apa yang terbaik. Jika Anda berpikir cincin output Anda sekarang, tunggu sampai Anda model rincian kapasitor output ....