Bagaimana menambahkan pad di DC automaticly?

[seasonyangd]

Yg dapat saya kirim cara menambahkan pad pad terletak di perpustakaan automaticly ketika sintesis dengan synopsys DC?

 

[jeck]

Insert_pad ada perintah dalam synopsys.Anda dapat menggunakannya untuk memasukkan pad.Tetapi tidak direkomendasikan oleh synopsys, anda lebih baik memasukkannya sendiri - writting file termasuk inti, pad sel.

 

[Nobody]

Saya coba dalam waktu lulus.
Ada yang harus menjadi cara untuk melakukannya di FPGA sintesis oleh DC.
Oleh karena itu saya menemukan sebagian besar informasi reguard di semua insert_pad
Xilinx dari ftp / web.U dapat menemukannya di web mereka.
BTW, saya menemukan banyak batas dalam melakukan otomatis memasukkan pad.
U harus mengikuti ini GUID-line.
1.Nama ur pad modul antarmuka sinyal ini aturan
sinyal dari / ke pad satu dimulai dengan awalan, misalnya.pxxx dan
menghindari lain sinyal dari / ke inti dimulai dengan awalan yang sama
karakter.
Maka u dapat melakukan set_port_is_pad dengan dunia wildscard p *.
2.U harus check ur pad perpustakaan pertama.U-nya harus mengikuti fungsi dan sel
pin polaritasnya.untuk Ex.tinggi atau rendah aktif mengaktifkan sensity.Jika DC
translate oleh akan menambah satu menelungkupkan penyangga atau keluhan yang tidak cocok untuk memetakan sel.
3.setelah insert_pad, coba compile.If u look yang netlist yang memiliki Gtech
komponen.

 

[seasonyangd]

Thanks for you reply.Ya, perpustakaan saya harus Tobe config untuk memenuhi fungsi tapi I dont know how to do it.Anda dapat saya kirim?

 

[Nobody]

SPECIAL_PAD = GPDB35V
INPUT_PAD = PDIZ
INPUT_SCHM_PAD = PDISZ
PULLH_PAD = PDU04TZ
OUTPUT_PAD = PDT08TZ
INOUT_PAD = PDB08TZ

current_design = "pad"
set_port_is_pad (P0_7, P0_6, P0_5, P0_4, P0_3, P0_2, P0_1, P0_0)
set_port_is_pad (P1_7, P1_6, P1_5, P1_4, P1_3, P1_2, P1_1, P1_0)
set_port_is_pad (P2_7, P2_6, P2_5, P2_4, P2_3, P2_2, P2_1, P2_0)
set_port_is_pad (P3_7, P3_6, P3_5, P3_4, P3_3, P3_2, P3_1, P3_0)
set_port_is_pad (sfr_data, rom_data, rom_addr)
set_port_is_pad (test_mode0, test_mode1, test_rd, test_wr, test_RW_dir)
set_port_is_pad (RST, PassCrystalFun, dma_req, addr_len, sel_xtal_ring)
set_port_is_pad (sfr_wr, sfr_rd, sfr_rw_dir, sfr_addr)
set_port_is_pad (rom_oe, load_ok, core_clk_out, fail_delay_out, ALE, MemoryMap)

set_pad_type-tepat INPUT_PAD (test_mode0, test_mode1, test_rd, test_wr, test_RW_dir);
set_pad_type-tepat INPUT_PAD (PassCrystalFun, dma_req, addr_len, sel_xtal_ring);
set_pad_type-tepat INPUT_SCHM_PAD (RST)
set_pad_type-tepat OUTPUT_PAD (sfr_wr, sfr_rd, sfr_rw_dir, sfr_addr);
set_pad_type-tepat OUTPUT_PAD (rom_oe, load_ok, core_clk_out, fail_delay_out, ALE, MemoryMap);
set_pad_type-tepat INOUT_PAD (sfr_data, rom_data, rom_addr)
set_pad_type-tepat INOUT_PAD (P0_7, P0_6, P0_5, P0_4, P0_3, P0_2, P0_1, P0_0)
set_pad_type-tepat PULLH_PAD (P1_7, P1_6, P1_5, P1_4, P1_3, P1_2, P1_1, P1_0)
set_pad_type-tepat PULLH_PAD (P2_7, P2_6, P2_5, P2_4, P2_3, P2_2, P2_1, P2_0)
set_pad_type-tepat PULLH_PAD (P3_7, P3_6, P3_5, P3_4, P3_3, P3_2, P3_1, P3_0)

insert_pads
kompilasi-map_effort med-verify_effort rendah

 

[seasonyangd]

Thanks again.Saya telah membaca script Anda yang terakhir.Tapi saya rasa ini hanya untuk menambah pad di DC.Saya telah melakukan seperti itu.DC selalu mengatakan bahwa "P2A" tidak bermanfaat, ia tidak memiliki fungsi.Saya pikir karena kami I / O perpustakaan harus di konfigurasi untuk memenuhi kebutuhan kami.Bagaimana bisa saya lakukan?

 

[farmerwang]

Jangan secara otomatis memasukkan pad menggunakan DC, melakukannya sendiri!

 

[ramo]

Memasukkan pad ... menggunakan DC melakukannya sendiri ...

All the best!
Ramo

<img src="http://www.edaboard.com/images/smiles/icon_lol.gif" alt="Tertawa" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_lol.gif" alt="Tertawa" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_lol.gif" alt="Tertawa" border="0" />