Bagaimana memilih nilai VDsat baik dalam desain analog CMOS

[hung_wai_ming@hotmail.com]

Pada dasarnya, kita memiliki pola pikir VDsat ~ 200mV dalam proses> 0.35um (mungkin seseorang akan mengatakan "TIDAK", hanya sebuah contoh di sini) dan turun ke DSM, ppl mengatakan kita bisa memilih VDsat kecil ~ 100mV, sebagai ruang kepala untuk tegangan perubahan dari 3.3V ke 1.8V, 1.2V, sehingga VDsat tidak bisa terlalu tinggi untuk perangkat saturasi. Untuk desain daya rendah, lancar bias umumnya sangat kecil, sehingga VDsat untuk transistor NMOS khas antara 0.1uA untuk 5uA dapat bervariasi banyak untuk ukuran yang sama, ppl akan cenderung meningkatkan panjang gerbang untuk memberikan VDsat lebih besar. Pertanyaan saya di sini adalah (1) Bagaimana kita harus memilih nilai VDsat tepat dari apa kriteria? (2) Bagaimana kita harus mendekati desain daya rendah saat umumnya saat ini bias sangat kecil, akan kita desparately untuk meningkatkan panjang gerbang untuk cukup fit VDsat? (3) Sama seperti (2) bagaimana kita harus mendekati desain tegangan rendah sebagai ruang kepala menjadi kurang, VDsat terlalu tinggi dapat membuat pekerjaan perangkat dengan benar.

 

[SwordFish]

Anda naik sebuah pertanyaan yang menarik. Sampai sekarang saya tidak melihat penjelasan yang jelas untuk ini. Usualy ketika saya membutuhkan rentang tegangan maksimum (dan minimum VDS) saya memilih pertama L sedemikian rupa agar sesuai dengan noise / pencocokan dan setelah itu saya menghitung W agar sesuai dengan kebutuhan saat diperlukan (seperti di opamps). Dan kemudian dengan simulasi sudut Saya penggalian Vdsat maksimal dari laporan output DC. Ini Vdsat max adalah VDS min bahwa saya harus tetap untuk memiliki semua waktu saya di transistor saturasi (itu sebabnya saya harus membuat simulasi sudut). Jika pada akhirnya aku tidak senang dengan hasilnya maka saya membuat iterasi lain. Usualy pada iterasi kedua saya senang dengan hasilnya. Saya berharap bahwa ini akan membantu Anda. Regard, ikan todak.

 

[ch1k0]

vdsat kurang dari 125mV tidak berguna, batas keras subthreshold vdsat adalah sekitar 125mV ...

 

[hung_wai_ming@hotmail.com]

Swordfish Kadang-kadang, saya bekerja sama seperti milik Anda. ck1k0 Saya jarang bekerja pada wilayah subthreshold, kecuali di 32.768K XOSC, jadi mungkin saya memahami alasan dari "batas keras" dan jika itu begitu, bagaimana Anda menangani pertanyaan saya dibesarkan dalam pesan pertama? Terima kasih

 

[ch1k0]

Vgs-VTh kurang dari 0,2 membuat pekerjaan transistor di moderat-lemah inversi. Vdsat adalah ~ 0,9 * (Vgs-VTh), tetapi tidak pernah kurang dari inversi lemah Vdsat. Vdsat inversi lemah ~ 5 * Vf, tidak mungkin pergi di bawah Vdsat 125mV ~. Tidak ada jawaban untuk semua pertanyaan (a) (b) (c) satu. membuat L besar, gunakan inversi moderat, menghindari mismatch buruk inversi lemah. lebih tahap, keuntungan lebih. jika kecepatan rendah, daya rendah, 0,35, 0,25, 0,18 lebih baik untuk analog.

 

[hung_wai_ming@hotmail.com]

ck1k0 Bagaimana Anda mengembangkan deskripsi seperti dinyatakan? Dari mana buku?

 

[didibabawu]

[Quote = hung_wai_ming (at) hotmail.com] ck1k0 Bagaimana Anda mengembangkan deskripsi seperti dinyatakan? Dari mana buku [/quote]? Saya juga ingin tahu sesuatu tentang hal itu.

 

[ch1k0]

[Quote = hung_wai_ming (at) hotmail.com] ck1k0 Bagaimana Anda mengembangkan deskripsi seperti dinyatakan? Dari mana buku? [/Quote] buku yang bagus? Vdsat = (Vg - VTh) / n, n = 1,2, persamaan dasar? Dorong Membantu saya jika berguna!

 

[WindRay]

Hai Ini adalah pertanyaan yang sangat menarik. Saya kira saya akan melakukan metode ini untuk ukuran transistor saya: 1. Kita perlu untuk menentukan nilai VDSsat berdasarkan TEGANGAN OPERASI Minimum (VCC). Hal ini untuk memastikan bahwa tidak ada transistor masuk ke wilayah triode. 2. Dengan VDsat yang ingin Anda capai, selanjutnya kita menetapkan panjang transistor. Anda dapat mengikuti metode Swordfish. Yaitu menggunakan TEGANGAN OPERASI maksimum (VCC). Harap dicatat bahwa Anda ingin bekerja di suatu wilayah dalam kurva VI sedatar mungkin. => Tinggi dan datar (tidak berubah dengan kisaran Vcc) Ro. 3. Hal berikutnya adalah untuk ukuran Lebar transistor berdasarkan ID saat ini untuk mendapatkan VDSsat yang ingin Anda capai dalam ayat (1).