Apakah yang dimaksud dengan kapasitansi minimum ketidaksesuaian baik?

R

rockycheng

Guest
Hai,

Dalam desain, beberapa kapasitor sampling digunakan dalam akurasi tinggi SAR-ADC.τ harus disimpan sangat kecil untuk memenuhi persyaratan.Itu berarti bahwa baik R dan C harus cukup kecil.Perhitungan menunjukkan bahwa terkecil C adalah sekitar 100fF.Apakah ini mungkin untuk diterapkan di layout dengan akurasi yang baik?Dan bagaimana dengan perlawanan?
Thanks a lot.

Salam,
Rocky [/ b]

 
Smartwatch Moto360 wzbudził spore zainteresowanie za sprawą swojego eleganckiego wyglądu, przypominającego tradycyjne zegarki. Po wielu miesiącach oczekiwań w końcu trafił on na rynek (póki co tylko amerykański). Moto360 kosztuje 250$ i oprócz funkcji mierzenia czasu oferuje system Android Wear, za którego pracę odpowiada procesor Ti OMAP 3, współp...

Read more...
 
kurang kapasitansi kebutuhan daerah kecil pada murah.
100ff adalah mungkin dan ukuran yang baik untuk integrasi.
untuk resistor resistor baik memiliki kurang dari 100k
terkecil res.seperti yang saya tahu adalah 10 ohm.

 
Hi RockyCheng,

Dapatkah Anda memberitahu saya bagaimana anda pergi tentang merancang rangkaian akhir depan SAR Anda (Sample-hold/DAC).Jika saya menggunakan metode Redistribusi Charge SAR saya, bagaimana cara menentukan nilai kapasitansi dan apa nilai optimal untuk minimum ketidakcocokan.

Terima kasih

 
Salah satu cara yang baik untuk mendapatkan nilai tata letak yang lebih baik adalah dengan meletakkan topi di 2 seri dan 2 secara paralel untuk mendapatkan tata letak yang lebih akurat.Misalnya, jika Anda harus menyadari 100 ff topi, yang merupakan nilai paling dasar, Anda dapat meletakkan dua topi 100 ff seri untuk mendapatkan topi yang efektif dari 50 ff dan kemudian sejajar dengan konfigurasi yang sama.Jadi, secara efektif Anda mendapatkan 100fF.

Kelemahan ini lebih luas.Maka teknik ini dapat digunakan untuk nilai-nilai yang lebih kecil tutup.Hal yang sama dapat dilakukan untuk resistor.Jika Anda ingin mewujudkan 10 Ohm resistor, terletak 10 resistor dari 100 ohm masing-masing secara paralel.Jika anda meletakkan nilai-nilai yang lebih besar, tidak ada kebutuhan untuk teknik ini ......
 
Hai,
Seperti kata Vamsi Anda perlu menyadari nilai-nilai kecil resistor atau kapasitor dengan tata letak jari-jari beberapa nilai besar (menggunakan kombinasi seri dan paralel).Ini rata-rata kesalahan yang ketidakcocokan.
Teknologi saat ini mampu mencapai / -0,1% mismatch dalam kapasitor.Periksa ketidakcocokan parameter yang disediakan oleh pengecoran Anda.Dan Anda harus memeriksa apakah ketidaksesuaian ini adalah ok untuk Anda.Jika itu mismatch tidak ok untuk Anda, maka Anda harus memikirkan pilihan pemangkasan atau menambahkan rangkaian kalibrasi ADC Anda.Sejauh yang saya tahu 0,1% ketidakcocokan is ok untuk resolusi 8-10 bit (atleast di pipelined ADCs).Aku tidak tahu banyak tentang SAR ADC.

I hope this helps :)

ravi

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top