Apakah siklus VCO selalu 50%?

D

dhasmana

Guest
Hai, Apakah benar bahwa siklus tugas dari VCO setiap 50% (dengan asumsi tidak ada variasi karena PVT)? Jika kita menambahkan inverter dalam VCO untuk mendapatkan rel kereta api untuk output maka mereka akan menambah jitter karena variasi ambang batas dan dengan demikian siklus akan melayang jauh dari 50%. Silakan komentar dalam hal ini. Salam, Jitendra.
 
Beberapa kali, VCO tidak memiliki siklus kerja 50% tepat. Menambahkan inverter setelah VCO, siklus akan hanyut, saya setuju. tapi saya tidak berpikir jitter ditambahkan oleh inverter, jitter adalah menghasilkan oleh VCO sendiri. Ryan
 
Jangan Anda berpikir bahwa hanyut dari siklus kerja 50% adalah sama seperti jitter? Ini hanyut dalam siklus adalah suatu proses acak atau deterministik itu? Saya maksud siklus bervariasi dari siklus ke siklus atau hanya tetap sekitar nilai jauh dari 50% ? Apa perbedaan antara jitter deterministik dan jitter acak? Saya maksud dalam hal asal-usul / alasan untuk keberadaan mereka? Salam, Jitendra.
 
jitter tidak berarti hanyut dalam siklus, itu berarti variasi dalam nol penyeberangan dari jam output, jika Anda plot semua penyeberangan nol pada satu titik Anda akan Pria untuk mengetahui jitter. Amarnath
 
Bisakah Anda menguraikan "variasi di nol penyeberangan dari jam output" Aku tidak mengerti point.Do ini Anda berarti variasi dalam waktu jam tepi, yaitu kapan apearing tepi?
 
pada dasarnya jika sistem anda mendapatkan clock onj tepi postivie, kemudian mengambil tepi positif sebagai referensi dan kemudian mengukur varioations dari nol penyeberangan dengan mengacu pada tepi ini. Amarnath
 
Ok.This adalah apa yang saya understood.Now jika tepi ve + adalah referensi dan-ve edge bervariasi dengan waktu, maka itu juga berarti bahwa siklus (dari satu siklus ke yang lain) akan vary.These dua fenomena yang tidak independen Saya guess.Jitter akan menerjemahkan dalam variasi siklus juga? Silakan komentar.
 
Hi,
Apakah benar bahwa siklus tugas dari VCO setiap 50%
Click to expand...
Jika Anda melihat lembar data, Anda akan melihat bahwa siklus ditentukan antara 45% - 55% (kadang-kadang 40% - 50%) .
Jika kita menambahkan inverter dalam VCO untuk mendapatkan rel kereta api untuk output maka mereka akan menambahkan jitter
Click to expand...
Menambahkan komponen apapun akan meningkatkan jitter. Hal ini disebabkan kebisingan termal, flicker noise dll dari komponen itu sendiri.
karena variasi ambang batas dan dengan demikian siklus akan melayang jauh dari 50%
Click to expand...
Jitter adalah tidak melayang, itu adalah variasi (osilasi semu) dari posisi yang ideal. Siklus Anda akan berubah 50% + / - jitter, tetapi nilai rata-rata akan menjadi 50%.
 
[Quote = dhasmana] Ok.This adalah apa yang saya understood.Now jika tepi ve + adalah referensi dan-ve edge bervariasi dengan waktu, maka itu juga berarti bahwa siklus (dari satu siklus ke yang lain) akan vary.These dua fenomena tidak independen saya akan menerjemahkan guess.Jitter variasi siklus juga? Silakan komentar. [/quote] jitter tidak akan menerjemahkan dalam variasi siklus seperti yang Anda pikir. Jitter adalah mengatakan dalam waktu satu jam, jika + ve tepi adalah referensi, perubahan-ve tepi, dan jika kita mempertimbangkan dua-ve tepi sebagai satu periode, maka masa tidak akan berubah, karena telah-tepi telah berubah sama. dan jitter yang dihasilkan. Tetapi siklus telah berubah, karena siklus sedang mempertimbangkan antara ve + dan-ve tepi. Ryan
 
Variasi siklus adalah istilah lain disebut DCD (Distorsi Tugas Siklus) jitter. Karena DCD dibatasi, itu adalah jenis DJ (jitter deterministik). Dalam akta, DJ bisa diurai ke ISI, DDJ, DCD dan PJ (jitter periodik). Seperti yang Anda ketahui, jitter dari output VCO adalah terbatas, yang artinya adalah jitter acak. Oleh karena itu, kecuali jika Anda menambahkan logika tambahan (atau sirkuit) dalam cara yang tepat, mereka dapat memperkenalkan beberapa jitter, yang mungkin terlihat seperti DJ. Namun, secara umum, RJ adalah istilah yang dominan dalam jam-seperti sinyal.
 
[Quote = dhasmana] Hi, Apakah benar bahwa siklus tugas dari VCO setiap 50% (dengan asumsi tidak ada variasi karena PVT)? Jika kita menambahkan inverter dalam VCO untuk mendapatkan rel kereta api untuk output maka mereka akan menambah jitter karena variasi ambang batas dan dengan demikian siklus akan melayang jauh dari 50%. Silakan komentar dalam hal ini. Salam, Jitendra [/quote]. Invertor yang pasti menambah jitter, bagaimanapun, itu sangat kecil
 
bagaimana simuliate jitter
Click to expand...
Untuk mensimulasikan jitter deterministik, cara sederhana adalah dengan menggunakan modulasi frekuensi sekitar frekuensi utama.? Tidak sangat realistis, tapi mudah untuk membuat. -------- [Url = http://www.electrocoop.com/] Electrocoop [/url]
 
[Quote = RDRyan] Beberapa kali, VCO tidak memiliki siklus kerja 50% tepat. Menambahkan inverter setelah VCO, siklus akan hanyut, saya setuju. tapi saya tidak berpikir jitter ditambahkan oleh inverter, jitter adalah menghasilkan oleh VCO sendiri. Ryan [/quote] tidak ada, Anda salah, inverter akan menambah jitter untuk jam, karena inverter telah PSRR buruk
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top