Apakah netlist ini termasuk Verilog-A?

[kamesh419]

Dear all, Aku punya desain (Adder blok + veriloga blok). Ketika saya mencoba untuk mensimulasikan desain saya dengan hantu itu menghasilkan sebuah file netlist disebut "netlist" dan 2 file lain yang disebut "netlistHeader" dan "netlistFooter". Yang saya bertanya-tanya tentang adalah yang dilakukan "netlist" termasuk desain lengkap saya (yaitu Adder blok + veriloga blok) atau hanya mencakup blok Adder saya. dan saya harus melakukan "perintah cat" untuk mendapatkan netlist terakhir saya. ketika saya telah memeriksa saya "netlistFooter" file memiliki ahdl_include ke file veriloga saya. Terima kasih dan Salam, Kamesh.

 

[Hughes]

Mengapa tidak membuka "netlist" file dan melihat-lihat?

 

[skal81]

Saya pikir "netlist" file adalah gabungan dari "netlisHeader" dan "netlistFooter". Jadi, Anda harus menemukan yang sama termasuk dalam netlist akhir. Verilog yang refenced sebagai subcircuit di momok.