Apakah ada yang diakses ProSLIC si3210 dari FPGA Melalui SPI Int

[sudhirkv]

Saya menggunakan SI 3210 ProSLIC dalam desain saya dan saya nggak memiliki 1.024MHz CLK sempurna, sebagai gantinya saya mendapatkan sebuah jam dari masukan saya 50MHZ CLK dari 1,0204 MHz dan saya tidak dapat mengakses ProSLIC tersebut. Aku melihat dokumen Inisialisasi ProSLIC dan saya mengikuti langkah-langkah karena melalui mesin negara. Tapi tetap garis SDO dari si 3210 adalah impedansi tinggi. PCLK dan fsync berada dalam fase. i dont tidak memiliki masalah dalam memiliki 1.024MHz CLK terpisah dalam desain. Apakah ada hal lain saya harus berkonsentrasi saat mengakses SPI proslic. Terima kasih sebelumnya

 

[echo47]

Saya tidak akrab dengan ProSLIC, tapi FPGA Xilinx dapat menghasilkan 1,024 MHz dari jam 50 MHz dengan Cascading dua synthesizer frekuensi DCM (masing-masing dikonfigurasi untuk 16/25 rasio), diikuti oleh counter membagi-by-20. 50 MHz * 16/25 * 16/25/20 = 1,024 MHz.

 

[sudhirkv]

I dont memiliki DCM di Kisi XP FPGA,