apa perintah "set_clock_latency" model di DC?

[JesseKing]

ketika menggunakan set_clock_latency di DC, apa model perintah ini?
apakah itu model pohon jam latency?
jika demikian, apa model perintah saat menambahkan opsi-sumber?

pertanyaan lain
Bila menggunakan create_generated_clock untuk menciptakan sebuah jam dari sebuah jam dengan latensi, apa jam baru's latency?setengah dari yang asli?jika demikian, dua jam 'tepi tidak akan pada waktu yang sama, dan ini akan menyebabkan beberapa violaiton.

terima kasih

Best regards!!

 

[xyt2001640]

menyesal
tetapi saya bertanya-tanya di mana untuk mendapatkan perangkat DC?

apa adalah nama lengkap DC?

 

[no_mad]

Quote:tetapi saya bertanya-tanya di mana untuk mendapatkan perangkat DC?apa adalah nama lengkap DC?

 

[nittinsharma80]

set_clock_latency Perintah ini digunakan untuk menentukan perkiraan penyisipan jam keterlambatan selama sintesis.

Hal ini terutama digunakan selama waktu prelayout sintesis dan analisis.

Perkiraan jumlah penundaan adalah perkiraan penundaan yang dihasilkan oleh jaringan pohon jam penyisipan (dilakukan selama fase tata letak).

Latency pada dasarnya adalah diwakili oleh dua jenis, sumber dan jaringan latency latency.

Sumber latency adalah keterlambatan dari bentuk gelombang yang ideal untuk pin atau sumber-sumber port dan pilihan dalam perintah set_clock_latency mewakili hanya itu saja.

Mengenai qn kedua.

Bila menggunakan create_generated_clock untuk menciptakan sebuah jam dari sebuah jam dengan latensi, apa jam baru's latency?yang tidak setengah dari yang asli?Its plus yang sama latency karena menghasilkan logika.

Hope it helps

 

[JesseKing]

thank u semua cowok