X
xer_t
Guest
ketika saya mengkompilasi. v file dalam modelsim, ada kesalahan berikut
************************************************** *************
Pesan kesalahan
mengharapkan: EVENT INTEGER REAL TIME AUTOMATIC RealTime REG IDENT BENANG
************************************************** *************
pada kode Verilog mandiri, i donot menyimpannya di sini, itu adalah kontroler SDRAM testbench.ketika saya menemukan jawaban di internet, saya menemukan banyak laki-laki memiliki masalah yang sama,
saya ingin bertanya whats the arti dari Error!
PLZ!
thanks terlebih dahulu!
************************************************** *************
Pesan kesalahan
mengharapkan: EVENT INTEGER REAL TIME AUTOMATIC RealTime REG IDENT BENANG
************************************************** *************
pada kode Verilog mandiri, i donot menyimpannya di sini, itu adalah kontroler SDRAM testbench.ketika saya menemukan jawaban di internet, saya menemukan banyak laki-laki memiliki masalah yang sama,
saya ingin bertanya whats the arti dari Error!
PLZ!
thanks terlebih dahulu!