apa alat yang digunakan dalam tingkat sistem verifikasi

Z

zhangpengyu

Guest
Hai
setiap orang!

Apa yang populer sistem peralatan yang digunakan untuk verifikasi tingkat?

Terima kasih!zhpy

 
Aku hanya menggunakan Verilog, dan berpikir Verilog bisa melakukan segala sesuatu.

 
Saya kira jika desain includeing CPU atau MCU, harus menggunakan perakitan atau c untuk memverifikasi

 
Hi zhangpengyu:

Jika Anda komunikasi desain chip, saya pikir buaya | e akan menjadi pilihan untuk verifikasi.

 
Anda harus menggunakan SystemC karena nyaman.Selain itu, sumber terbuka alat.

 
Ada berbagai methodologis dengan mana Anda dapat melakukan verifikasi beberapa alat i am disebutkan di bawah ini --
a.Specman berbasis atau
b.Micropack berbasis (ARM) atau
c.SystemC (irama) berdasarkan atau
d.TCL / TK berbasis atau
e.VHDL / Verilog berbasis atau
f.Kombinasi di atas

 
Ada berbagai alat dengan mana Anda dapat melakukan verifikasi.
tetapi saya mengatakan Specman atau Sistem C perl adalah pilihan yang sangat baik,
Verilog tradisional berbasis lebih atau kurang jenis perangkat keras, itu tidak boleh seperti itu.
Verifikasi harus env jenis perangkat lunak.

 
Verifikasi yang paling populer alat yang dapat mendukung tingkat sistem SpecmanElite dari Verisity Co ini mencakup baik tingkat rendah dan tingkat tinggi struktur untuk menulis sifat dan pernyataan.Tingkat rendah struktur termasuk CTL dan LTL.Tetapi struktur tingkat tinggi mencakup beberapa struktur seperti kelas dalam C .Sebagai contoh, Anda dapat menggambarkan CPU berdasarkan struktur seperti definisi kelas dalam C dan menulis banyak properti yang berbasis di atasnya.Oleh karena itu, Anda dapat menulis beberapa deskripsi tingkat tinggi yang diperlukan untuk melakukan verifikasi tingkat sistem.Dengan cara ini, Anda dapat melakukan pengecekan kesetaraan, jika Anda menggambarkan sistem dalam tingkat tinggi dari abstraksi.

Salam,
KH

 
spauls, bisa anda memberikan penjelasan tentang bagaimana jenis tugas yang akan menggunakan perl untuk melaksanakan, jenis tugas yang akan menggunakan menggunakan systemc untuk menerapkan?

bagaimana untuk secara dinamis menghasilkan rangsangan dengan systemc?bagaimana untuk menentukan kasus uji dengan systemc berbasis testbench?

terima kasih

 
Id tergantung pada sifat proyek.Tingkat sistem Mostltly Verilog verifcation invloves (digunakan kembali dari tingkat blok atau Full tingkat Chip), bagian dari kode C (driver atau boot kode atau kode yang terkait intrerupt lain) yang dikembangkan oleh Software tim atau tim ware foem, kode Asssembly (jika Processor terlibat), PLI rutinitas untuk menghubungkan semua ini.Hal ini tidak selalu necessay untuk memiliki pengaturan ini.Untuk deisgn yang llow perangkat lunak depency (menas hanya sretting beberapa regiates atau boot up) murni Verilog / C / Specman / Vera dapat digunakan.Personl saya berpendapat bahwa lebih SystemC kinerja digunakan untuk pemodelan di SysyemLevel yang secara langsung menggunakan ini untuk sysyem levele verifiication

 
C / C
Jika berhubungan dengan pemrosesan sinyal digital, SPW / Cossap / Matlab / Simulink dapat melakukannya.

 
Tidak ada jawaban umum untuk pertanyaan ini.Hal ini tergantung pada kerumitan pekerjaan, Anda dapat menggunakan sumber daya.tentu saja kebiasaan Anda pada waktu yang sama.

 
begitu banyak bahasa yang berbeda dan tools dapat fuzzy me

 
u bisa melakukan satu hal yang membuat tangan yang baik pada salah satu bahasa seperti Verilog, C.and u dapat melakukan perintah di verifikasi setiap bahasa.
baik itu
1.tcl/tk
2.vera
3.system c
4.system Verilog
5.arm

 
Itu tergantung apa yang Anda inginkan untuk mensimulasikan atau model:Digital

SystemC, VerilogC

C / C

VHDL / Verilog (Modelsim, LDV)Analog:

Matlab (untuk sistem yang sangat kompleks seperti penerima dengan rf frontend, sigma-delta converter, prosesor baseband)

C / C rumit dan sulit untuk dibaca bagi desainer lain, tetapi sangat cepat

AHDL / VHDL-AMS
Baik untuk kompleksitas rendah dari bagian analog, baik untuk integrasi dengan sistem digital

Saber
Mixed Signalkombinasi dari alat yang dijelaskan di atas, dalam banyak kasus lamban karena kinerja atau toilet dari simulator [/ b]

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top