analog Desain dan tes

S

simphibie

Guest
Hai

Saya ingin mengetahui
bagaimana anda menguji desainer itu chip
-> Logika verifikasi
-> Chip diproduksi testin

khusus tertarik sinyal analog dan dicampur pengujian bagian
Saya perlu beberapa referensi baik di daerah ini juga.
| -> Buku
| -> Professors
| -> Situs referensi yang baik untuk memulai analog desain dan pengujian yang terkait dengan masalah

juga satu lagi pertanyaan apa dasar defference dalam desain analog dan desain IC analog RF (hanya simmulator dan model yang kami gunakan untuk merancang berbeda) dan apa yang baik platform (simulator) untuk nalog IC Layout
(is L-EDIT cadence?)

Saya ditanya banyak permintaan untuk memperpanjang apa yang pernah sangat menyambut
thanks ...sim

 
hai,

ur topik yang lebih umum.pengujian seperti yang sangat besar bidang penelitian.k, saya akan memberikan Anyhow umum intro apa yang mengambil tempat dalam pengujian.

benar-benar di uji, apa yang menjadi sulit untuk mengembangkan algoritma umum.misalnya mengambil sinkronis berurut sirkuit dengan 100 pintu dan 100 Flip Flops.struktur yang berbeda bila dibandingkan dengan sirkuit lainnya sequntial dan tergantung sepenuhnya pada sirkuit dan tata letak desain.

apa yang saat ini sedang dilakukan adalah generasi yang disebut "Uji vektor".tes ini sebenarnya adalah vektor masukan bagi orang-orang yang u akan tahu hasil yang u dapat memeriksa jika ada kesalahan.saya akan menjelaskan sedikit lebih banyak tentang hal ini dan ketakutan.

1) Anggaplah ada kesalahan dalam suatu desain ur. (Ini adalah suatu keharusan,
dan mengatakan tidak ada kesalahan model umum).

2) mencari masukan set kombinasi (vector), yang u think kesalahan akan "Propagated".

dan ini sendiri sebenarnya tidak semudah u think.i telah diberi kertas yang saya pikir akan bermanfaat untuk u, teesting dari sirkuit asynchronous.
Maaf, tapi Anda harus login untuk melihat lampiran

 
bahwa meskipun digital ..analog tes tidak menggunakan batas scan, dll - yang akan menjuarai meskipun batas setiap comparator dan watch it perjalanan.Sekarang ekstrak offset, gir,
dll Analog ujian sebenarnya bidang yang besar, tetapi beberapa cepat aturan praktis adalah:
1) Tambahkan test mode untuk memungkinkan pengujian satu blok, atau pilihan lainnya seperti menonaktifkan sementara osilator mengukur bandgap untuk mengurangi kebisingan.
2) karakter (atau usapan) ambang semua comparators, masukan,
dll3) ciri output drive kekuatan pin output apapun, misalnya untuk memastikan logika rendah <0.5v sedangkan pin adalah tenggelamnya 1mA - spec yang sangat umum.Seperti untuk pertanyaan kedua, kedua Ledit irama yang baik dan alat-alat.Saya suka Silvaco terbaik, tapi saya bekerja dengan menggunakan L-mengedit di rumah yang sebanding atau lebih baik dalam performa.Cadence sebenarnya pretty bad for it's harga bila dibandingkan dengan salah satu ini guys.Just my opinion, tho!hope this helps - apa lagi yang ingin Anda ketahui tentang ujian?Beri saya contoh sebuah IC atau datasheet dan saya
akan kirim cara tes.

 
hi electronrancher,

i think analog pengujian walaupun sulit untuk melaksanakan, seluruh bidang analog sedang dilaksanakan di hanya pada tingkat keping.seperti dalam kasus discrete ic's say.jika kami ke cerita kasus supecomputers, prosesor DSP, digital ada di mana-mana, dan juga, banyak penelitian yang banyak goin di testin digital daripada analog.bagaimanapun, adalah analog dengan sendirinya independen.

salam,
Arun.

 
Hello electronrancher, apa yang saya cari tepat adalah Analog Opamp desain dan menguji metodologi,
-> Yang di bawah reserch
-> Yang digunakan dalam industri

DSP terdapat tanda tangan dan teknik dasar pengujian, dan digunakan di sebagian besar ATE (uji peralatan muka), tetapi saya cari adalah possibaly tidak melibatkan digital dalam pengujian (seperti DSP)

Arun juga, anda kembali benar bahwa sebagian besar dari dunia yang digital dan karya menjelaskan asynchronous digital adalah bagian pengujian tetapi ada teknik / daya (jenis saya sebutkan dalam surat sebelumnya) yang tersedia untuk ujian teknik analog kemudian beritahukan saya tahu

personals lainnya juga diundang untuk memberikan nasihat atau dilihat.

regards ... Sim

 
halo sim,

simphibie wrote:

Analog Opamp desain dan menguji metodologi,

-> Yang di bawah reserch

-> Yang digunakan dalam industri
 
Anything op-amp telah dirancang dan diuji untuk kematian i think!Saya
akan melakukan tes daftar singkat untuk LM148, Nasional
dari versi yang 741.

Datasheet disini adalah:
http://www.national.com/ds.cgi/LM/LM148.pdf

J cepat melihat tabel melalui Komisi Eropa akan kirim Anda ujian daftar - Typ biasanya tidak diuji, atau hanya cepat uji fungsional.MIN / MAX selalu diuji.Lain parameter dijamin oleh EC tabel.

1) Input tegangan offset - max 5 MV.
Letakkan di-1v ( ) terminal dan kembali ke loop output (-).Baca ouptut tegangan.harus ,995 ke 1.005v

2) Input offset sekarang - 25nA maks.Biasanya mirip dengan
nomor 1, kecuali sekarang anda menaruh 10k atau 100k di seri dengan masing-masing masukan.Jika offset tegangan sudah dikenal, mengukur tegangan drop di setiap hambat akan memberikan ios.(Perbedaan antara drop / R)

3) Input bias sekarang - 100nA maks.Rata-rata dari dua arus diukur # 2.Pengukuran kembali untuk kedua kalinya tes tes menyimpan.

4) Input Resistance - Meg 0,8 menit.Periksa Input bias 1V dan sekarang di 5V, Perbedaan adalah arus bias memberikan Rin

5) Supply sekarang.Set ( ) untuk midrange (0v), Vout untuk loop (-) lagi.Mengukur ICC ..

6) Besar tegangan mendapatkan sinyal.25V/mV menit.Mengatakan VOUT = /-10v, jadi mungkin 10k/1k resistor pembatas di inverting konfigurasi standar.Set Vin = 1v, 0,995 dan 1,005, dan memeriksa 10, 9,95 dan 10/05,
dll
7) ke-Amp-amp perangkai.- Typ saja, pengguna tidak mendapat jaminan!Tes yang baik akan memiliki swept bagian dengan AC 1kHz ke 20kHz, menemukan titik terburuk, dan menempatkan quick sanity check-in mereka untuk menguji layar kotor keluar cacat.(Tetapi hasil desainer HATE kerugian akibat Typ, sehingga mereka dapat membuat Anda bawa jika keluar
dari masalah)

A bunch lebih
dari Typ, maka beberapa tes lebih mudah dan Anda selesai!Saya akan memperkirakan 300-500mS waktu ujian untuk setiap saluran, jadi mungkin 1-2seconds keseluruhan ..Hmm yang tampaknya terlalu panjang untuk 741 maybe ..I was testing dual DC-DC dalam 1 detik pada pekerjaan lama saya - yang berisi sekitar 10 amps, osilator, logika, saat ini batas, dll.

Sebagai contoh dari beberapa sumber kode program untuk ujian, mari kita asumsikan saya memiliki satu set relay yang baik loops kembali input-output yang bersih, atau dengan 100k pada setiap masukan.
//------------------------------------------------ --------
/ / Diberkatilah tes
//------------------------------------------------ --------
myrelay-> open_relay (); / / loop kembali bersih sinyal
penundaan (3); / / 3ms relay waktu menetap
Vneg-> set_voltage (1.0, RANGE_2_VOLTS);
tunda (1); / / 1ms tegangan waktu menetap
mynegative = measure_voltage (Vneg); / / Get V (-)
mypositive = measure_voltage (Vpos); / / Get V ( )
myoffset = mynegative-mypositive;
datalog (myoffset);Dan seterusnya ...

 
hello electronrancher,

i got karya tetapi saya saat ini mencari CMOS desain dasar OpAmp, saya tujuannya adalah untuk menguji opamp dengan mixsignal dalam IC.
Saya ingin desain pertama yang opamp dan mensimulasikan Hspice menggunakannya.

ada yang bisa memberikan saya spesifikasi OPAMP diperlukan untuk membangun sebuah opamp menggunakan NMOS dan PMOS transisters.seperti
CMR
CMRR
slew menilai
offset tegangan input / sekarang diizinkan
lainnya ...
juga langkah-langkah yang telah mengikuti satu mentransformasi spesifikasi ini menjadi w, l dari transisters.

terima kasih
Sim

 
hehe siapa saya dapat proyek untuk saya?

cmrr adalah output Impedance Anda mirror, slew menilai saat ini adalah melalui cabang Anda diff pasangan ke dalam atau keluar dari Anda kompensasi cap.Diberkatilah yang cocok, ios hanya diperlukan jika anda menggunakan bipolar.dan terakhir tapi tidak kalah pentingnya adalah mendapatkan gm diff dari transistor * diff kekalahan dari pasangan secara paralel dengan kekalahan dari diff cermin.

 
simphibie wrote:

hello electronrancher,i got karya tetapi saya saat ini mencari CMOS desain dasar OpAmp, saya tujuannya adalah untuk menguji opamp dengan mixsignal dalam IC.

Saya ingin desain pertama yang opamp dan mensimulasikan Hspice menggunakannya.ada yang bisa memberikan saya spesifikasi OPAMP diperlukan untuk membangun sebuah opamp menggunakan NMOS dan PMOS transisters.
seperti

CMR

CMRR

slew menilai

offset tegangan input / sekarang diizinkan

lainnya ...

juga langkah-langkah yang telah mengikuti satu mentransformasi spesifikasi ini menjadi w, l dari transisters.terima kasih

Sim
 
hanya membaca buku analisis dan desain analog sirkuit terpadu atau analog CMOS desain

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top