S
skyglider
Guest
Kami telah memasukkan ADC Analog Devices AD7725 dalam desain terakhir, tetapi kita tidak dapat membuat ADC succed berjalan.16 ADCs paralel terhubung dengan bus dan dikendalikan oleh Spartan2 Xilinx FPGA.I / O bus yang digerakkan dengan 3,3 LVTTL IO sebagai spesifikasi ADC memungkinkan sinyal (kecuali jam digital) didorong dengan VCC lebih rendah dari 5V.Setelah power-up interupsi ADC menegaskan, setelah itu BFR dan instruksi RdCONV dikeluarkan untuk semua converter dan konverter yang disinkronisasikan menggunakan sinyal SYNC.Masalahnya adalah bahwa data yang diterima tidak valid.Apakah ada yang memiliki pengalaman dalam menggunakan AD7725 di lingkungan yang sama?